JPS61224293A - 透明導電膜パタ−ン付き基板とその製造方法 - Google Patents
透明導電膜パタ−ン付き基板とその製造方法Info
- Publication number
- JPS61224293A JPS61224293A JP60064335A JP6433585A JPS61224293A JP S61224293 A JPS61224293 A JP S61224293A JP 60064335 A JP60064335 A JP 60064335A JP 6433585 A JP6433585 A JP 6433585A JP S61224293 A JPS61224293 A JP S61224293A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive film
- transparent conductive
- transparent
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は透明導電膜パターン付き基板とその製造方法に
関する。この透明導電膜パターンイ・１き基板は、Ｉｆ
（Ｅｌｅｃｔｒｏ １ｍ１ｎｅｓｃｅｎｃＯ） 、液
晶、［ＣＯ（［Ｉｅｃｔｒｏ Ｃ１＋ｒｏｍｉｃ ｒｌ
ｉｓｐｌａｙ ）及びｒ’Ｐ］１１ （Ｆ １ｅｃ−ｔ
ｒｏ Ｐｈｏｒｅｔｉｃ Ｉｍａｇｅ Ｄｉｓｐｌａｙ
）等の表示素子やイの他の素子に利用される。
関する。この透明導電膜パターンイ・１き基板は、Ｉｆ
（Ｅｌｅｃｔｒｏ １ｍ１ｎｅｓｃｅｎｃＯ） 、液
晶、［ＣＯ（［Ｉｅｃｔｒｏ Ｃ１＋ｒｏｍｉｃ ｒｌ
ｉｓｐｌａｙ ）及びｒ’Ｐ］１１ （Ｆ １ｅｃ−ｔ
ｒｏ Ｐｈｏｒｅｔｉｃ Ｉｍａｇｅ Ｄｉｓｐｌａｙ
）等の表示素子やイの他の素子に利用される。
例えば、［１表示素子にお【Ｊる透明導電膜パターン付
ぎ基板は、第３図に示１’ 、Ｊ：うにガフス等の透明
基板１の一主表面」二にＩ Ｔ （＋膜（酸化インジウ
ムを主成分とし、スズ酸化物を況大したＩｎｄｉｌｌｌ
ｌｌ Ｔｉｎ０ｘｉｄｅをいう。）等の透明導電膜を被
着し、この透明導電膜を選択的にパターン化してなる透
明電極２を形成している。
ぎ基板は、第３図に示１’ 、Ｊ：うにガフス等の透明
基板１の一主表面」二にＩ Ｔ （＋膜（酸化インジウ
ムを主成分とし、スズ酸化物を況大したＩｎｄｉｌｌｌ
ｌｌ Ｔｉｎ０ｘｉｄｅをいう。）等の透明導電膜を被
着し、この透明導電膜を選択的にパターン化してなる透
明電極２を形成している。
［１−表示素子等は、最近、大１ルソ化、高分解能化の
傾向にあり、それを実現するために、より低抵抗な透明
電極が必要となる。しかし、透明電極の抵抗値は、比抵
抗として約１０−４Ωｃｍもあるので、その長さが増大
する程、一方の端子から印加される信号電圧が著しく減
衰してしまう。このような透明電極の抵抗値を低く維持
する手段として、その膜厚を厚くづることが考えられる
が、第４図に示す［１−表示素子の構造において、透明
電極２の膜厚を通常よりも厚くすると、その側面部分３
が透明基板１に対してほぼ直角に突出して、その上層の
膜にも段差面を形成してしまう。すなわち、透明電極２
を形成した後、Ｙ２ ０３ 、 Ｔａ２ ０５等からな
る第１誘電体層４と、発光中心どして０．１〜２．０重
量％のＨｎ（又はＴｂ、 Ｔｍ、 Ｙｂ、 Ｅｒ、 Ｓ
ｍ、 Ｃｕ。
傾向にあり、それを実現するために、より低抵抗な透明
電極が必要となる。しかし、透明電極の抵抗値は、比抵
抗として約１０−４Ωｃｍもあるので、その長さが増大
する程、一方の端子から印加される信号電圧が著しく減
衰してしまう。このような透明電極の抵抗値を低く維持
する手段として、その膜厚を厚くづることが考えられる
が、第４図に示す［１−表示素子の構造において、透明
電極２の膜厚を通常よりも厚くすると、その側面部分３
が透明基板１に対してほぼ直角に突出して、その上層の
膜にも段差面を形成してしまう。すなわち、透明電極２
を形成した後、Ｙ２ ０３ 、 Ｔａ２ ０５等からな
る第１誘電体層４と、発光中心どして０．１〜２．０重
量％のＨｎ（又はＴｂ、 Ｔｍ、 Ｙｂ、 Ｅｒ、 Ｓ
ｍ、 Ｃｕ。
Ａｌ、Ｂｒ等）をドープしたＺｎＳ （又はＺｎ５ｅ
等）からなる［［発光層５と、Ｙ２ ０３ 、 Ｔａ２
０５等からなる第２誘電体層６と、Ａｌ１等からなる
背面電極７を順次形成して［Ｌ表示素子を製作１）、透
明電極２と背面電極７との間に電圧を印加してＦｌ−発
光させる場合、前述した透明電極２の側面部分３とのエ
ツジ付近で電界が集中づるために、そのエツジ付近から
、絶縁破壊が発生しやすくなる欠点があった。
等）からなる［［発光層５と、Ｙ２ ０３ 、 Ｔａ２
０５等からなる第２誘電体層６と、Ａｌ１等からなる
背面電極７を順次形成して［Ｌ表示素子を製作１）、透
明電極２と背面電極７との間に電圧を印加してＦｌ−発
光させる場合、前述した透明電極２の側面部分３とのエ
ツジ付近で電界が集中づるために、そのエツジ付近から
、絶縁破壊が発生しやすくなる欠点があった。
上記欠点に対して、透明電極２の側面部分３に１５〜４
５°稈１「の傾斜面を形成さゼる（ＩＩ！案があるが、
これどて絶縁破壊は多少良くなるものの、根本的対策に
はなり得４Ｔい。
５°稈１「の傾斜面を形成さゼる（ＩＩ！案があるが、
これどて絶縁破壊は多少良くなるものの、根本的対策に
はなり得４Ｔい。
次に、透明導電膜パターン付き基板の製造方法と【）で
、第５図（ｄ）に示すように基板１トに導電部１０ど非
導電部１１とを交ｎに配列したものが提案されている（
特開昭！１５−７６５０５ ）。この提案は、先ず、基
板１の一十表面士に透明導電膜８を形成しく第５図（ａ
））、この透明導電膜８十にレジメ１〜層を塗布し、所
定のパターンで露光し、現像して、レジメ１へパターン
９を形成しく同図（１１））、このレジメ１〜パターン
９をマスクにして酸化性３’？囲気で処理することによ
り、マスクされている透明導電膜８の部分を透明電極ど
イする導電部１０にし、マスクされてい／Ｔい部分を非
導電部１１にし−Ｃ（同図（Ｃ））、次にレジメ１〜パ
ターン９を除去しで、透明導電膜パターンイ・１き基板
を１５ノる（同図（ｄ））。
、第５図（ｄ）に示すように基板１トに導電部１０ど非
導電部１１とを交ｎに配列したものが提案されている（
特開昭！１５−７６５０５ ）。この提案は、先ず、基
板１の一十表面士に透明導電膜８を形成しく第５図（ａ
））、この透明導電膜８十にレジメ１〜層を塗布し、所
定のパターンで露光し、現像して、レジメ１へパターン
９を形成しく同図（１１））、このレジメ１〜パターン
９をマスクにして酸化性３’？囲気で処理することによ
り、マスクされている透明導電膜８の部分を透明電極ど
イする導電部１０にし、マスクされてい／Ｔい部分を非
導電部１１にし−Ｃ（同図（Ｃ））、次にレジメ１〜パ
ターン９を除去しで、透明導電膜パターンイ・１き基板
を１５ノる（同図（ｄ））。
しかし、この提案に従えば、酸化性雰囲気で処理するこ
とから、透明電極どなる導電部１０の抵抗値が当初のｌ
１ｒＪ Ｊ：りも１０％程度高くなり、透明電極の５４
電性を劣化させる欠点があった。また、透明電極となる
導電部１０と非ＩＪ電部１１の境界は、第５図（ｄ）に
示すように非導電部１１の上層がレジス１〜パターン９
で被覆された部分にまで及び、導電部１０はその下層（
基板１側）と比べてその上層の幅が狭くなる傾向にある
。この傾向は、透明導電膜８（透明電極となる導電部１
０）の膜厚が厚くなる稈、顕著になり、同時にパターニ
ングの精度を低下させることになり、表示素子の大型化
、高分解能化の要求に対して応えられなくなる欠点があ
った。
とから、透明電極どなる導電部１０の抵抗値が当初のｌ
１ｒＪ Ｊ：りも１０％程度高くなり、透明電極の５４
電性を劣化させる欠点があった。また、透明電極となる
導電部１０と非ＩＪ電部１１の境界は、第５図（ｄ）に
示すように非導電部１１の上層がレジス１〜パターン９
で被覆された部分にまで及び、導電部１０はその下層（
基板１側）と比べてその上層の幅が狭くなる傾向にある
。この傾向は、透明導電膜８（透明電極となる導電部１
０）の膜厚が厚くなる稈、顕著になり、同時にパターニ
ングの精度を低下させることになり、表示素子の大型化
、高分解能化の要求に対して応えられなくなる欠点があ
った。
本発明は、上記のような従来の透明導電膜パターン付ぎ
基板とその製造方法における問題点を解決するためにな
されたものであり、本発明の第１の目的は、透明導電膜
（透明電極）の抵抗値が増大することのない透明導電膜
パターン付き基板とその製造方法を提供づ゛ることであ
り、第２の目的は、絶縁破壊の要因となるエツジを形成
することのない透明導電膜パターン付き基板とその製造
方法を提供することであり、第３の目的は、透明導電膜
（透明電極）のパターニング精度を良好にすることので
きる透明導電膜パターン付き基板とその製造方法を提供
することである。
基板とその製造方法における問題点を解決するためにな
されたものであり、本発明の第１の目的は、透明導電膜
（透明電極）の抵抗値が増大することのない透明導電膜
パターン付き基板とその製造方法を提供づ゛ることであ
り、第２の目的は、絶縁破壊の要因となるエツジを形成
することのない透明導電膜パターン付き基板とその製造
方法を提供することであり、第３の目的は、透明導電膜
（透明電極）のパターニング精度を良好にすることので
きる透明導電膜パターン付き基板とその製造方法を提供
することである。
このような目的を達成させるため、本発明の透明導電膜
パターン付き基板は、透明基板の一主表面に形成された
凹凸部状のパターンのうち、凹部に透明導電膜が埋設さ
れていることを特徴とし、その好ましい実施態様としで
は、透明導電膜と凸部の透明基板と各パターンが交互に
隙間なく配列すると共に、両者の表面が実質的に段差な
く平坦状であることを特徴とする。また、本発明の透明
導電膜パターン付き基板の製造方法は、透明基板の一主
表面にイオンエツチング法又は反応性スパッタエツチン
グ法により凹凸部形状のパターンを形成し、そのパター
ン上に透明導電膜を成膜し、次に、前記透明基板の凸部
表面が露出するまで前記透明導電膜を研摩づることを特
徴とする。
パターン付き基板は、透明基板の一主表面に形成された
凹凸部状のパターンのうち、凹部に透明導電膜が埋設さ
れていることを特徴とし、その好ましい実施態様としで
は、透明導電膜と凸部の透明基板と各パターンが交互に
隙間なく配列すると共に、両者の表面が実質的に段差な
く平坦状であることを特徴とする。また、本発明の透明
導電膜パターン付き基板の製造方法は、透明基板の一主
表面にイオンエツチング法又は反応性スパッタエツチン
グ法により凹凸部形状のパターンを形成し、そのパター
ン上に透明導電膜を成膜し、次に、前記透明基板の凸部
表面が露出するまで前記透明導電膜を研摩づることを特
徴とする。
本発明の透明導電膜パターン飼き基板によれば、透明導
電膜パターンの突出を完全に除去し、またその製造方法
にＪ：れば、透明基板の凸部ど透明導電膜とが実質的に
平坦状に形成される。
電膜パターンの突出を完全に除去し、またその製造方法
にＪ：れば、透明基板の凸部ど透明導電膜とが実質的に
平坦状に形成される。
〔実施例１〕
本例の透明導電膜パターン付き基板は、第１図（ｉ）に
示すように、アルミノシリケートガラス（ＮＡ−４０、
ｌｌ０ＹＡ器）製）からなる透明基板１の一主表面上に
形成された凹凸部状パターンの凹部にＮＯ膜から４Ｔる
透明導電膜１９を埋設して、透明導電膜パターンを基板
上に形成している。
示すように、アルミノシリケートガラス（ＮＡ−４０、
ｌｌ０ＹＡ器）製）からなる透明基板１の一主表面上に
形成された凹凸部状パターンの凹部にＮＯ膜から４Ｔる
透明導電膜１９を埋設して、透明導電膜パターンを基板
上に形成している。
このＪ：うな透明導電膜パターン付ぎ基板の製造方法は
、第１図（ａ）〜（ｈ）で示される。先ず、前述した透
明基板１の一主表面上に、真空度５×１０’Ｔｏｒｒ及
び基板温度１５０℃の条件で真空蒸着法によりＡｌ膜１
２（膜厚：１μｍ）に被着する（第１図（ａ））。次に
、この八ｎ 膜ｉ２ｔにポジ型フォトレジス１〜（ＨＰ
−１３５０、ヘキス１〜社製）をスピンナー法にＪ：り
塗布して、レジメ１〜ｌ！１３（膜厚５０００人）を被
着する（同図（ｂ））。次に、このレジス１〜膜１３を
露光マスクを通して紫外線にＪ：り密着露光した後、専
用現像液にＪ：り現像して、所定のレジメ１〜パターン
１４を形成Ｊる（同図（Ｃ））。次に、このレジメ１−
パターン１４イ］ぎ基板１を空気炉中１２０℃で３０分
間ベーキングを行い、放冷した後、リン酸、酢酸、硝酸
及び水を間合した溶液を用いてエツチングを行うことに
より、露出部分のＡｌ膜１２を除去して、レジメ１−パ
ターン１４の下にＡｉ膜パターン１５を形成Ｊる（同図
（ｄ））。次に、このＡＬ股パターン１５１−のレジメ
１〜パターン１４をレジス］〜剥頭剤（例ニアｌ′！１
−ン）で処理して除去する（同図（ｅ））。次に、Ａｒ
ガス雰囲気、０． ＩＴｏｒｒの分圧及び高周波電カフ
０（ＩＷ （周波数１３．５６Ｈ１ｌｚ）の条件で、へ
Ｕ膜パターン１５をマスクにしてイＡ。
、第１図（ａ）〜（ｈ）で示される。先ず、前述した透
明基板１の一主表面上に、真空度５×１０’Ｔｏｒｒ及
び基板温度１５０℃の条件で真空蒸着法によりＡｌ膜１
２（膜厚：１μｍ）に被着する（第１図（ａ））。次に
、この八ｎ 膜ｉ２ｔにポジ型フォトレジス１〜（ＨＰ
−１３５０、ヘキス１〜社製）をスピンナー法にＪ：り
塗布して、レジメ１〜ｌ！１３（膜厚５０００人）を被
着する（同図（ｂ））。次に、このレジス１〜膜１３を
露光マスクを通して紫外線にＪ：り密着露光した後、専
用現像液にＪ：り現像して、所定のレジメ１〜パターン
１４を形成Ｊる（同図（Ｃ））。次に、このレジメ１−
パターン１４イ］ぎ基板１を空気炉中１２０℃で３０分
間ベーキングを行い、放冷した後、リン酸、酢酸、硝酸
及び水を間合した溶液を用いてエツチングを行うことに
より、露出部分のＡｌ膜１２を除去して、レジメ１−パ
ターン１４の下にＡｉ膜パターン１５を形成Ｊる（同図
（ｄ））。次に、このＡＬ股パターン１５１−のレジメ
１〜パターン１４をレジス］〜剥頭剤（例ニアｌ′！１
−ン）で処理して除去する（同図（ｅ））。次に、Ａｒ
ガス雰囲気、０． ＩＴｏｒｒの分圧及び高周波電カフ
０（ＩＷ （周波数１３．５６Ｈ１ｌｚ）の条件で、へ
Ｕ膜パターン１５をマスクにしてイＡ。
ン■ツヂング法により基板１の露出部分を堀削して断面
矩形状の凹部１６（幅２００ｆｚｍ、深さ４０００人）
を形成する（同図（「））。同時に凸部１７も凹部１６
と隣接してＡｎ膜パターン１５の下に形成される。
矩形状の凹部１６（幅２００ｆｚｍ、深さ４０００人）
を形成する（同図（「））。同時に凸部１７も凹部１６
と隣接してＡｎ膜パターン１５の下に形成される。
次に、基板１の凸部１７上の／Ｊ」６＞パターン１５を
炭酸カルシウム溶液に５Ｊ：り溶解除去Ｊる（同図（９
））。次に、Ｓｎ ０２を５重間％混入させたＩｎ２
０３粉末をペレット状（１５φｘ１５ｔ）に成型したも
のを蒸着材料として用い、真空度５ ｘ １Ｏ−６Ｔｏ
ｒｒ及び基板温度３９０℃の条件で電子ビーム真空蒸着
法によりＩＴＯ膜からなる透明導電膜１８（膜厚５００
０人）を基板１の凹凸部１６．１７表面上に被着する（
同図（ｈ））。そして、研摩材（例： Ｃ，ｅ ０２
）を用いて、透明導電膜１８の表面を、基板１の凸部１
７表面が露出し、透明導電膜の膜厚が所望値（例： ３
５００人）になるまで研摩して、透明導電膜パターン１
９を形成し、透明導電膜パターン付き基板を得る（同図
（ｉ））。
炭酸カルシウム溶液に５Ｊ：り溶解除去Ｊる（同図（９
））。次に、Ｓｎ ０２を５重間％混入させたＩｎ２
０３粉末をペレット状（１５φｘ１５ｔ）に成型したも
のを蒸着材料として用い、真空度５ ｘ １Ｏ−６Ｔｏ
ｒｒ及び基板温度３９０℃の条件で電子ビーム真空蒸着
法によりＩＴＯ膜からなる透明導電膜１８（膜厚５００
０人）を基板１の凹凸部１６．１７表面上に被着する（
同図（ｈ））。そして、研摩材（例： Ｃ，ｅ ０２
）を用いて、透明導電膜１８の表面を、基板１の凸部１
７表面が露出し、透明導電膜の膜厚が所望値（例： ３
５００人）になるまで研摩して、透明導電膜パターン１
９を形成し、透明導電膜パターン付き基板を得る（同図
（ｉ））。
このようにして得た透明導電膜パターン付き基板は、透
明基板１の一主表面上に断面矩形状の凹部１６がイオン
エツチング法により堀削して形成されているため、その
側面が基板１の表面に対してほぼ直角状に形成され、し
たがって、その凹部１６に埋設される透明導電膜１８（
透明導電膜パターン１９）の側面も基板１の表面に対し
てほぼ直角状に形成されることになり、透明導電膜パタ
ーン１９の−〇 − 精度を良好にすることができる。また、透明導電膜パタ
ーン１９の膜厚は、基板１の凹部１６の深さと前述した
研摩量に関係覆るが、充分に大きくすることができるこ
とから、ぞの抵抗値の増大を避りることができる。更に
、透明導電膜パターン１９は平坦状に形成されているこ
とから、電圧を印加した場合に絶縁破壊を起こすおイれ
心ない。
明基板１の一主表面上に断面矩形状の凹部１６がイオン
エツチング法により堀削して形成されているため、その
側面が基板１の表面に対してほぼ直角状に形成され、し
たがって、その凹部１６に埋設される透明導電膜１８（
透明導電膜パターン１９）の側面も基板１の表面に対し
てほぼ直角状に形成されることになり、透明導電膜パタ
ーン１９の−〇 − 精度を良好にすることができる。また、透明導電膜パタ
ーン１９の膜厚は、基板１の凹部１６の深さと前述した
研摩量に関係覆るが、充分に大きくすることができるこ
とから、ぞの抵抗値の増大を避りることができる。更に
、透明導電膜パターン１９は平坦状に形成されているこ
とから、電圧を印加した場合に絶縁破壊を起こすおイれ
心ない。
〔実施例２〕
本例の透明８Ｊ雷膜パターン付ぎ基板の製造方法は、反
応性スパッタエツチング法にＪ、り透明基板の一主表面
」−に凹凸部形状のパターンを形成している。
応性スパッタエツチング法にＪ、り透明基板の一主表面
」−に凹凸部形状のパターンを形成している。
先ず、実施例１と同様な透明基板及びレジストを用意（
）で、スピンナー法により透明基板１の一主表面上にレ
ジメ１〜膜２０（膜厚１５０００人）を被着する（第２
図（ａ））。次に、このレジメ１〜膜２０を露光マスク
を通して紫外線により密着露光した後、専用現像液によ
り現像して、所定のレジス１−パターン２１を形成する
（同図（ｂ））。次に、このレジス１〜パターン２１付
ぎ基板１を空気炉中１２０℃で３０分間ベーキングを行
った後、ＣＦ４ガス雰囲気、０．１Ｔｏｒｒ分圧及び高
周波電力２００Ｗ （周波数１３．５６ＨｌｌＺ）の条
件で、反応性スパッタエツチング法にＪ：リレジスｌ−
パターン２１をマスクにして露出部分の基板１を掘削し
て断面矩形状の凹部２２（幅２００μｍ 、深さ５００
０人）を形成する（同図（Ｃ））。
）で、スピンナー法により透明基板１の一主表面上にレ
ジメ１〜膜２０（膜厚１５０００人）を被着する（第２
図（ａ））。次に、このレジメ１〜膜２０を露光マスク
を通して紫外線により密着露光した後、専用現像液によ
り現像して、所定のレジス１−パターン２１を形成する
（同図（ｂ））。次に、このレジス１〜パターン２１付
ぎ基板１を空気炉中１２０℃で３０分間ベーキングを行
った後、ＣＦ４ガス雰囲気、０．１Ｔｏｒｒ分圧及び高
周波電力２００Ｗ （周波数１３．５６ＨｌｌＺ）の条
件で、反応性スパッタエツチング法にＪ：リレジスｌ−
パターン２１をマスクにして露出部分の基板１を掘削し
て断面矩形状の凹部２２（幅２００μｍ 、深さ５００
０人）を形成する（同図（Ｃ））。
同時に凸部２２も凹部２２と隣接してレジストパターン
２１の下に形成される。次に、Ｍ１１上のレジストパタ
ーン２１をレジスト剥離剤（例：アセトン）で処理して
除去する（同図（ｄ））。次に、実施例１と同様なＴＴ
Ｏ蒸着蒸着全判いて、０２ガス分圧１０’Ｔｏｒｒ及び
基板温度３００℃の条件で真空蒸着法により、Ｉ■ＯＩ
Ｉ！ａカラなルＭ 明４ ’ＩＸ １１２４ （膜厚８
０００人）を基板１の凹凸部２２．２３表面」−に被＠
覆る（同図（ｅ））。そして、実施例１と同様な研摩材
を用いて、透明導電膜２４の表面を、基板１の凸部２３
表面が露出し、透明導電膜の膜厚が所望値（例二４５０
０人）になるまで研摩して、透明導電膜パターン２５を
形成し、透明導電膜パターン付き基板を得る（同図（ｆ
））。
２１の下に形成される。次に、Ｍ１１上のレジストパタ
ーン２１をレジスト剥離剤（例：アセトン）で処理して
除去する（同図（ｄ））。次に、実施例１と同様なＴＴ
Ｏ蒸着蒸着全判いて、０２ガス分圧１０’Ｔｏｒｒ及び
基板温度３００℃の条件で真空蒸着法により、Ｉ■ＯＩ
Ｉ！ａカラなルＭ 明４ ’ＩＸ １１２４ （膜厚８
０００人）を基板１の凹凸部２２．２３表面」−に被＠
覆る（同図（ｅ））。そして、実施例１と同様な研摩材
を用いて、透明導電膜２４の表面を、基板１の凸部２３
表面が露出し、透明導電膜の膜厚が所望値（例二４５０
０人）になるまで研摩して、透明導電膜パターン２５を
形成し、透明導電膜パターン付き基板を得る（同図（ｆ
））。
１１一
本例においても、透明基板１の−１表面上に断面矩形状
の凹部２２が反応ｖ１スパツタエツヂング法に」：り形
成されているため、その凹部２２の側面が基板１の表面
に対してほぼ直角状に形成され、それに従い、凹部２２
に埋設される透明導電膜２４（透明導電膜パターン２５
）の側面を基板１の表面に対してほぼ直角状に形成され
、透明導電膜パターン２５の精度を良好にすることがで
きる。その他、透明導電膜パターン２５の抵抗伯増大や
絶縁破壊に対しても同様に回避することができる。
の凹部２２が反応ｖ１スパツタエツヂング法に」：り形
成されているため、その凹部２２の側面が基板１の表面
に対してほぼ直角状に形成され、それに従い、凹部２２
に埋設される透明導電膜２４（透明導電膜パターン２５
）の側面を基板１の表面に対してほぼ直角状に形成され
、透明導電膜パターン２５の精度を良好にすることがで
きる。その他、透明導電膜パターン２５の抵抗伯増大や
絶縁破壊に対しても同様に回避することができる。
本発明は、ト記実施例１及び２で使用した材料及び成膜
方法に限定されない。先ず、透明基板については、仙の
硝種の多成分系ガラス、石英、耐熱性プラスチックなど
を素材にｌノた基板でもよい。
方法に限定されない。先ず、透明基板については、仙の
硝種の多成分系ガラス、石英、耐熱性プラスチックなど
を素材にｌノた基板でもよい。
八り膜に代えて、Ｃｒ、 Ｔｉ、 Ｔａ、旧、 Ｎｏな
どの金属膜、Ｎｉ−Ｃｒ、 Ｎｉ−４ｅなど合金膜、こ
れら金属及び合金の窒化物又は酸化物などの股を用いて
もよく、その成膜方法として真空蒸着法の代わりにスパ
ッタリング法、イオンプレーティング法などを用いても
よい。透明導電膜については、実施例の組成比に限らず
適宜組成比を選定してＪ：いことは勿論、また、５ｎ０
２ 、 Ｉｎ２ ０３ 、５ｂ０３ 、５ｎ０２−３ｂ
０３ 、 Ｉｎ２ ０３−３ｂ ０２などに代えても
よく、その成膜方法も真空蒸着法の代わりにスパッタリ
ング法、イオーンプレーテイング法、 ＣＶＤ法などを
用いてもＪ：い。レジス１〜膜については、ポジ型フＡ
トレジストの代わりにネガ型フォトレジスト。
どの金属膜、Ｎｉ−Ｃｒ、 Ｎｉ−４ｅなど合金膜、こ
れら金属及び合金の窒化物又は酸化物などの股を用いて
もよく、その成膜方法として真空蒸着法の代わりにスパ
ッタリング法、イオンプレーティング法などを用いても
よい。透明導電膜については、実施例の組成比に限らず
適宜組成比を選定してＪ：いことは勿論、また、５ｎ０
２ 、 Ｉｎ２ ０３ 、５ｂ０３ 、５ｎ０２−３ｂ
０３ 、 Ｉｎ２ ０３−３ｂ ０２などに代えても
よく、その成膜方法も真空蒸着法の代わりにスパッタリ
ング法、イオーンプレーテイング法、 ＣＶＤ法などを
用いてもＪ：い。レジス１〜膜については、ポジ型フＡ
トレジストの代わりにネガ型フォトレジスト。
ポジ型又はネガ型の電子ビームレジストやＸ線レジスト
などを使用してもよく、その塗布方法もスピンナー法の
代わりにロールコータ−法、スプレー法などを使用して
もに＜、その膜厚についても適宜選定してよい。
などを使用してもよく、その塗布方法もスピンナー法の
代わりにロールコータ−法、スプレー法などを使用して
もに＜、その膜厚についても適宜選定してよい。
また、実施例１のイオンエツヂフグ法において使用した
エツチングガスとしては、Ａｒの代わりににｒなど他の
不活性ガスや、このＡｒなどの不活性ガスにＣＦ４など
のフッ素系や酸素などの反応性ノｊスを加えた混合ガス
を用いてもよい。このような混合ガスを使用した場合、
ＣＦ４などの分解により生じる活性秤のために、透明基
板表面層が早く化学エツチングされ、エツチング時間を
短縮する利点がある。次に、実施例２の反応性スパッタ
エツチング法において使用したエツチングガスとしては
、ＣＦ４の代わりにＣ２＋”６． Ｃ３Ｆａ、 Ｃ
４Ｆｌｏ。
エツチングガスとしては、Ａｒの代わりににｒなど他の
不活性ガスや、このＡｒなどの不活性ガスにＣＦ４など
のフッ素系や酸素などの反応性ノｊスを加えた混合ガス
を用いてもよい。このような混合ガスを使用した場合、
ＣＦ４などの分解により生じる活性秤のために、透明基
板表面層が早く化学エツチングされ、エツチング時間を
短縮する利点がある。次に、実施例２の反応性スパッタ
エツチング法において使用したエツチングガスとしては
、ＣＦ４の代わりにＣ２＋”６． Ｃ３Ｆａ、 Ｃ
４Ｆｌｏ。
ＣＩｌ Ｆ３などのフッ素系ガスや、これらのフッ素系
ガスに１１２ガスを加えた混合ガスでもよい。
ガスに１１２ガスを加えた混合ガスでもよい。
以上の通り、本発明によれば、物理的段差のない表面平
坦な透明導電膜パターン付き基板を製作することができ
ることから、Ｆ［表示素子等の絶縁破壊電圧を大幅に向
上させることができ、更に、この段差の影響を無視する
ことができることから、透明電極となる透明導電膜パタ
ーンの膜厚を従来品と比較して一層厚くすることが可能
となり、Ｅ［表示素子等において大型化、高分解能化に
ついて絶大なる効果がある。また、透明導電膜パターン
の製作工稈において、その透明導電膜形成当初の抵抗値
に対して何等ＷＡ影響を与えていないことから、透明導
電膜パターンの抵抗値を良好に維持することができる。
坦な透明導電膜パターン付き基板を製作することができ
ることから、Ｆ［表示素子等の絶縁破壊電圧を大幅に向
上させることができ、更に、この段差の影響を無視する
ことができることから、透明電極となる透明導電膜パタ
ーンの膜厚を従来品と比較して一層厚くすることが可能
となり、Ｅ［表示素子等において大型化、高分解能化に
ついて絶大なる効果がある。また、透明導電膜パターン
の製作工稈において、その透明導電膜形成当初の抵抗値
に対して何等ＷＡ影響を与えていないことから、透明導
電膜パターンの抵抗値を良好に維持することができる。
第１図は本発明の透明導電膜パターン付き基板とその製
造方法の工程の実施例を示す断面図、第２図は本発明の
透明導電膜パターン付き基板どその製造方法の工程の他
の実施例を示す断面図、第３図は従来の透明導電膜パタ
ーン付き基板を示す断面図、第４図は従来の透明導電膜
パターン付き基板を使用したＬＬ表示素子の一部を拡大
して示す断面図、及び第５図は従来の透明導電膜パター
ン付き基板の製造方法の工程を示す断面図である。 １・・・透明基板、１２・・・ へ文膜、１３．２０・
・・レジスト膜、１４．２１・・・レジストパターン、
１５・・・ ＡＩＬ膜パターン、１６．２２・・・凹部
、１７゜２３・・・凸部、１８．２４・・・透明導電膜
、１９．２５・・・透明導電膜パターン 八 １
造方法の工程の実施例を示す断面図、第２図は本発明の
透明導電膜パターン付き基板どその製造方法の工程の他
の実施例を示す断面図、第３図は従来の透明導電膜パタ
ーン付き基板を示す断面図、第４図は従来の透明導電膜
パターン付き基板を使用したＬＬ表示素子の一部を拡大
して示す断面図、及び第５図は従来の透明導電膜パター
ン付き基板の製造方法の工程を示す断面図である。 １・・・透明基板、１２・・・ へ文膜、１３．２０・
・・レジスト膜、１４．２１・・・レジストパターン、
１５・・・ ＡＩＬ膜パターン、１６．２２・・・凹部
、１７゜２３・・・凸部、１８．２４・・・透明導電膜
、１９．２５・・・透明導電膜パターン 八 １
Claims (3)
- （１）透明基板の一主表面に形成された凹凸部形状のパ
ターンのうち、凹部に透明導電膜が埋設されていること
を特徴とする透明導電膜パターン付き基板。 - （２）透明導電膜と凸部の透明基板との各パターンが交
互に隙間なく配列すると共に、両者の表面が実質的に段
差なく平坦状であることを特徴とする特許請求の範囲第
（１）項記載の透明導電膜パターン付き基板。 - （３）透明基板の一主表面にイオンエッチング法又は反
応性スパッタエッチング法により凹凸部形状のパターン
を形成し、そのパターン上に透明導電膜を成膜し、次に
、前記透明基板の凸部表面が露出するまで前記透明導電
膜を研摩することを特徴とする透明導電膜パターン付き
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064335A JPS61224293A (ja) | 1985-03-28 | 1985-03-28 | 透明導電膜パタ−ン付き基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064335A JPS61224293A (ja) | 1985-03-28 | 1985-03-28 | 透明導電膜パタ−ン付き基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61224293A true JPS61224293A (ja) | 1986-10-04 |
Family
ID=13255265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60064335A Pending JPS61224293A (ja) | 1985-03-28 | 1985-03-28 | 透明導電膜パタ−ン付き基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61224293A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154107A (ja) * | 1982-03-09 | 1983-09-13 | 富士通株式会社 | 電極基板の製造方法 |
| JPS6095888A (ja) * | 1983-10-28 | 1985-05-29 | シャープ株式会社 | 薄膜ｅｌ素子 |
-
1985
- 1985-03-28 JP JP60064335A patent/JPS61224293A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154107A (ja) * | 1982-03-09 | 1983-09-13 | 富士通株式会社 | 電極基板の製造方法 |
| JPS6095888A (ja) * | 1983-10-28 | 1985-05-29 | シャープ株式会社 | 薄膜ｅｌ素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1084445B1 (en) | Method for enhancing conductivity of display substrate electrodes with auxiliary metal layers | |
| JPH0434141B2 (ja) | ||
| JPS61224293A (ja) | 透明導電膜パタ−ン付き基板とその製造方法 | |
| JP3094421B2 (ja) | 透明導電膜の形成方法 | |
| JPH032756A (ja) | フォトマスクブランク及びフォトマスク | |
| JPH0653632A (ja) | 配線基板 | |
| JPS61131396A (ja) | 電極用基板の製造方法 | |
| JPS61128415A (ja) | 電極用基板の製造方法 | |
| JP2699521B2 (ja) | フオトマスクブランクおよびフオトマスク | |
| JPS60121611A (ja) | 透明電極の製造方法 | |
| JPH01112613A (ja) | 透明導電膜パターンの形成方法 | |
| JPS5826121B2 (ja) | 透明導電膜精密パタ−ン形成法 | |
| JPH0143933B2 (ja) | ||
| JPH05224220A (ja) | 液晶表示素子用基板のパタ−ン形成方法 | |
| US6960497B2 (en) | Method for forming pi-type assistant electrode | |
| JPH03112012A (ja) | 透明導電膜付き基板 | |
| JPH03112013A (ja) | 透明導電膜付基板 | |
| JPS6255653A (ja) | フオトマスクの製造方法 | |
| JPH0318737B2 (ja) | ||
| JP2005084493A (ja) | カラーフィルタ基板の製造方法及びカラーフィルタ基板 | |
| JPS6068508A (ja) | 酸化亜鉛−酸化錫混合透明導電薄膜形成方法 | |
| JPH0370330B2 (ja) | ||
| JPH04366592A (ja) | 薄膜ｅｌディスプレイの製造方法 | |
| EP0489522A2 (en) | Display devices | |
| JPH0462518A (ja) | 絶縁性遮光膜パターン及びその形成方法 |