JPS61222335A - デ−タ受信装置 - Google Patents
デ−タ受信装置Info
- Publication number
- JPS61222335A JPS61222335A JP60065718A JP6571885A JPS61222335A JP S61222335 A JPS61222335 A JP S61222335A JP 60065718 A JP60065718 A JP 60065718A JP 6571885 A JP6571885 A JP 6571885A JP S61222335 A JPS61222335 A JP S61222335A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- input
- block
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 30
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 7
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1829—Arrangements specially adapted for the receiver end
- H04L1/1835—Buffer management
- H04L1/1845—Combining techniques, e.g. code combining
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ伝送に関し、特に符号誤りのない受信
データを再生するデータ受信装置に関するものである。
データを再生するデータ受信装置に関するものである。
第３図は従来のデータ受信装置を示すブロック図であり
、図において（６）は原受信データ、（１）はエラー検
出回路、（５）はデータプロセッサである。原受信デー
タ（６）には符号誤りを検出するためのエラー検査情報
が冗長ビットの形で含まれていて１フレームのデータを
構成しているとする。
、図において（６）は原受信データ、（１）はエラー検
出回路、（５）はデータプロセッサである。原受信デー
タ（６）には符号誤りを検出するためのエラー検査情報
が冗長ビットの形で含まれていて１フレームのデータを
構成しているとする。
送信側から最初に送出された原受信データ＋６）ｔ−第
１回目の入力データとしてエラー検出回路（１）に入力
してエラーの有無を検査する。エラーが無い場合そのデ
ータはプロセッサ（５）へ送られ処理される。エラーが
検出された場合、データの送信側に対し当該フレームの
データの再送全要求し、エラーのあるデータは捨てる。
１回目の入力データとしてエラー検出回路（１）に入力
してエラーの有無を検査する。エラーが無い場合そのデ
ータはプロセッサ（５）へ送られ処理される。エラーが
検出された場合、データの送信側に対し当該フレームの
データの再送全要求し、エラーのあるデータは捨てる。
再送されたデータを受信した原受信データを第２回目の
入力データとしてエラー検出回路で第１回目の入力デー
タと同様な処理全行い、＠２回目の入力データにエラー
が検出されたときはこのデータを棄て拘置再送を要求す
る。
入力データとしてエラー検出回路で第１回目の入力デー
タと同様な処理全行い、＠２回目の入力データにエラー
が検出されたときはこのデータを棄て拘置再送を要求す
る。
予め定めた回数ｔ−Ｎ回とし、第Ｎ回目の入力データに
対してもエラーが検出された場合は、再送要求を断念し
、予め定められた手続きによりデータ伝送を終結する。
対してもエラーが検出された場合は、再送要求を断念し
、予め定められた手続きによりデータ伝送を終結する。
従来のデータ受信装置は上述のように動作するので、デ
ータ伝送回線の品質が不良な場合は第１回目から第Ｎ回
目までの入力データすべてにエラーが検出され、その場
合はそのフレームのデータの伝送を断念しなければなら
ぬという問題点があり、これを避けるにはＮの数値を大
きくしなければならぬが、そうすると伝送効率が悪化す
るという問題点がめった。
ータ伝送回線の品質が不良な場合は第１回目から第Ｎ回
目までの入力データすべてにエラーが検出され、その場
合はそのフレームのデータの伝送を断念しなければなら
ぬという問題点があり、これを避けるにはＮの数値を大
きくしなければならぬが、そうすると伝送効率が悪化す
るという問題点がめった。
この発明は上記のような問題点を解決するためになされ
たもので、データ伝送回線の品質が不良な場合でも正し
いデータを再生することができるデータ受信装置を得る
ことを目的としている。
たもので、データ伝送回線の品質が不良な場合でも正し
いデータを再生することができるデータ受信装置を得る
ことを目的としている。
１フレームのデータにエラーがある場合でも、そのフレ
ームを複数のブロックに分割すると、大部分のブロック
にはエラーが無いのが一般であるので、エラーを含む第
１回目の入力データから第Ｎ回目の入力データまでをそ
れぞれのバッファメモリに記憶しておき、これらＮ個の
バッファメモリの内容から多数決判定によシェラ−のな
いブロックのビットパターンを決定し、このエラーのな
いブロックのビットパターンを原受信データの配列順序
に従って配列して正しいデータを再生した。
ームを複数のブロックに分割すると、大部分のブロック
にはエラーが無いのが一般であるので、エラーを含む第
１回目の入力データから第Ｎ回目の入力データまでをそ
れぞれのバッファメモリに記憶しておき、これらＮ個の
バッファメモリの内容から多数決判定によシェラ−のな
いブロックのビットパターンを決定し、このエラーのな
いブロックのビットパターンを原受信データの配列順序
に従って配列して正しいデータを再生した。
この発明により第１回目の入力データから第Ｎ回目の入
力データまで、すべてのデータにエラーが検出された場
合でも正してデータを再生することができる。
力データまで、すべてのデータにエラーが検出された場
合でも正してデータを再生することができる。
以下この発明の実施例を図面について説明する。
第１図はこの発明の一冥施例を示すブロック図で、第３
図と同一符号は同−又は相当部分を示し、（２−１）、
（２−２）、（２−３）、（２−４）はそれぞれ入力デ
ータバッファであり、この明細書では仮に第１．第２゜
＠３．第４の入力データバッファということにする。（
３）はデータ合成再生回路で、（４−１）、（４−２）
はそれぞれ出力データバッファである。
図と同一符号は同−又は相当部分を示し、（２−１）、
（２−２）、（２−３）、（２−４）はそれぞれ入力デ
ータバッファであり、この明細書では仮に第１．第２゜
＠３．第４の入力データバッファということにする。（
３）はデータ合成再生回路で、（４−１）、（４−２）
はそれぞれ出力データバッファである。
第１図に示す実施例でｔ！Ｎ＝４（すなわち再送りトラ
イ（ｒｅｔｒ７）回数（Ｎ−１） ＝ ３ ）とした例
である。第１回目の入力データは最初の原受信データ（
６）であり、これはブロックａ工ｅ ＆２ｅ ｊＬａ
ａ ＩＬ４ の４ブロツクで１フレームを構成している
とする。
イ（ｒｅｔｒ７）回数（Ｎ−１） ＝ ３ ）とした例
である。第１回目の入力データは最初の原受信データ（
６）であり、これはブロックａ工ｅ ＆２ｅ ｊＬａ
ａ ＩＬ４ の４ブロツクで１フレームを構成している
とする。
これがエラー検出回路（１１でエラー検査されエラーが
無い場合はデータプロセッサ（５）Ｋ送られるが、エラ
ーが検出されると、そのエラーを含む第１回目の入力デ
ータが第１の入力データバッファ（２−１）に格納され
再送要求が行われる。この再送要求によって送信側から
送出されたデータを受信した原受信データを第２回目の
入力データとしてエラー検出回路（１）により第１回目
の入力データと同様に処理する。すなわち、エラーが無
ければデータプロセッサ（５）に送られ、エラーがあれ
ば第２の入力データバッファ（２−２）に格納され再度
再送要求が行われる。このようにして第１回目乃至第４
回目の入力データに対しエラー検査が行われ、エラーの
ないデータがあればそのデータをデータプロセッサ（５
）に送り真後は再送要求を行わない。
無い場合はデータプロセッサ（５）Ｋ送られるが、エラ
ーが検出されると、そのエラーを含む第１回目の入力デ
ータが第１の入力データバッファ（２−１）に格納され
再送要求が行われる。この再送要求によって送信側から
送出されたデータを受信した原受信データを第２回目の
入力データとしてエラー検出回路（１）により第１回目
の入力データと同様に処理する。すなわち、エラーが無
ければデータプロセッサ（５）に送られ、エラーがあれ
ば第２の入力データバッファ（２−２）に格納され再度
再送要求が行われる。このようにして第１回目乃至第４
回目の入力データに対しエラー検査が行われ、エラーの
ないデータがあればそのデータをデータプロセッサ（５
）に送り真後は再送要求を行わない。
第１回目からｆａ４回目の入力データのすべてにエラー
が検出された場合、これらエラーを含む入力データは第
１乃至第４の入力データバッファにそれぞれ格納される
。これらの入力データバッファの内容中框１図において
＠Ｘ″の記号を付したブロックにエラーがあるのである
が、エラー検出回路（１）の検査ではフレーム中の何処
かにエラーがるると言うこと以外の情報は得られない。
が検出された場合、これらエラーを含む入力データは第
１乃至第４の入力データバッファにそれぞれ格納される
。これらの入力データバッファの内容中框１図において
＠Ｘ″の記号を付したブロックにエラーがあるのである
が、エラー検出回路（１）の検査ではフレーム中の何処
かにエラーがるると言うこと以外の情報は得られない。
第１図に示す例では第１回目の入力データにはブロック
ａ に、第２回目の入力データにはブロックａ２に、第
３回目の入力データにはブロックａ３ に、第４回目
の入力データにはブロックａよ及びａ４にエラーがあっ
た結果、エラー検出回路（１）の検査でｔ！ＷＪ１回目
乃至第４回目の入力データにエラーがあると判定され入
力データバッファ（２−１）−（２−４）に格納された
例を示している。
ａ に、第２回目の入力データにはブロックａ２に、第
３回目の入力データにはブロックａ３ に、第４回目
の入力データにはブロックａよ及びａ４にエラーがあっ
た結果、エラー検出回路（１）の検査でｔ！ＷＪ１回目
乃至第４回目の入力データにエラーがあると判定され入
力データバッファ（２−１）−（２−４）に格納された
例を示している。
データ合成再生回路（３１Ｆｉ入カデータバッファ（２
−１ト（２−４）の互に対応するブロックの内容から多
数決判定により最も確からしいブロックの内容を決定し
、最も確からしいブロックの内容から最も確からしいフ
レームの内容を決定して、これを出力データバッファ（
４−１）、（４−２）に格納する。
−１ト（２−４）の互に対応するブロックの内容から多
数決判定により最も確からしいブロックの内容を決定し
、最も確からしいブロックの内容から最も確からしいフ
レームの内容を決定して、これを出力データバッファ（
４−１）、（４−２）に格納する。
この際、最も確からしいブロックが複数個あるように判
定される場合がある。たとえば、第１図に示す例ではａ
□とａ ＩＮ は確からしさの程度が同様であり、した
がって複数個の出力データバッファ（４−１）、（４−
２）を必要とする。この例の場合最も確からしいフレー
ムの内容は出力データバッファ（４−１）、（４−２）
のいずれかである。これらをエラー検出回路（１）で検
査すると出力データバッファ（４−１）の内容はエラー
なしとしてデータプロセッサ（５）へ送出され、出力デ
ータバッファ（４−２）の内容は入力データバッファ（
２−１）の内容と同一であるので、エラーが検出されて
棄てられる。
定される場合がある。たとえば、第１図に示す例ではａ
□とａ ＩＮ は確からしさの程度が同様であり、した
がって複数個の出力データバッファ（４−１）、（４−
２）を必要とする。この例の場合最も確からしいフレー
ムの内容は出力データバッファ（４−１）、（４−２）
のいずれかである。これらをエラー検出回路（１）で検
査すると出力データバッファ（４−１）の内容はエラー
なしとしてデータプロセッサ（５）へ送出され、出力デ
ータバッファ（４−２）の内容は入力データバッファ（
２−１）の内容と同一であるので、エラーが検出されて
棄てられる。
第１図に示す例でＦｉｌフレームの原受信データ（６）
が’１”２”３”４ のブロックから構成されていて
、この構成ブロックに従ってデータ合成再生回路（３）
で多数決判定を施したが、多数決判定を施すブロックは
入力データのブロックと同じブロックである必要はなく
、入力データを組み換えた各ブロックに対して行っても
よければ各ビットごとに多数決判定を施してもよい。
が’１”２”３”４ のブロックから構成されていて
、この構成ブロックに従ってデータ合成再生回路（３）
で多数決判定を施したが、多数決判定を施すブロックは
入力データのブロックと同じブロックである必要はなく
、入力データを組み換えた各ブロックに対して行っても
よければ各ビットごとに多数決判定を施してもよい。
第２図は入力データを組み渓えて生成したブロックを示
し、１６）ｔ′ｉ原受信データでａ１＃ ａ２ ｙ ａ
３ ｅ ａ４のブロックからなカ、（７）はデータ合成
再生回路（３）で生成した合成再生用組み換えデータを
示し、（８）は合成再生データを示す。
し、１６）ｔ′ｉ原受信データでａ１＃ ａ２ ｙ ａ
３ ｅ ａ４のブロックからなカ、（７）はデータ合成
再生回路（３）で生成した合成再生用組み換えデータを
示し、（８）は合成再生データを示す。
入力データバッファ（２−１）、（２−２）、（２−３
）、（２−４）の内容がそれぞれ第２図（６）→（７）
の関係で示すように再配列されｂ□、 ｂ２． ｂ３．
ｂ４の各ブロックごとに最も確からしいブロックの内
容が決定された後、更に第２図（７）→（８）に示す関
係で配列が復元されて最も確からしいフレームの内容が
決定され、合成再生データ（８）として出力データバッ
ファに格納される。
）、（２−４）の内容がそれぞれ第２図（６）→（７）
の関係で示すように再配列されｂ□、 ｂ２． ｂ３．
ｂ４の各ブロックごとに最も確からしいブロックの内
容が決定された後、更に第２図（７）→（８）に示す関
係で配列が復元されて最も確からしいフレームの内容が
決定され、合成再生データ（８）として出力データバッ
ファに格納される。
以上のようにこの発明によれば、データ伝送回線の品質
が不良な場合においても正しい受信データを再生して利
用できるという効果がある。
が不良な場合においても正しい受信データを再生して利
用できるという効果がある。
第１図はこの発明の一実施例を示すブロック図、第２図
は入力データを組み換えて生成したブロックを示す図、
第３図は従来のデータ受信装置を示すブロック図である
。 （１）はエラー検出回路、（２−１）、（２−２）、（
２−３）、（２−４）はそれぞれ入力データバッ７ア、
（３）はデータ合成再生回路、（４）は出力データバッ
ファ、（５）はデータプロセッサ、（６）は原受信デー
タである。 尚、各図中同一符号は同−又は相当部分を示す。
は入力データを組み換えて生成したブロックを示す図、
第３図は従来のデータ受信装置を示すブロック図である
。 （１）はエラー検出回路、（２−１）、（２−２）、（
２−３）、（２−４）はそれぞれ入力データバッ７ア、
（３）はデータ合成再生回路、（４）は出力データバッ
ファ、（５）はデータプロセッサ、（６）は原受信デー
タである。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 エラー検査情報を含む複数ビットから構成される１フレ
ームのデータを受信した原受信データをエラー検出回路
に入力してエラーの有無を検査し、エラーが無い場合は
これをデータプロセッサに送出し、エラーがある場合は
このエラーを含む１フレームのデータを入力データバッ
ファに格納し、当該フレームのデータの再送要求を行う
エラー検査手段、 上記再送要求によつて送信側から送出された当該フレー
ムのデータに対し上記エラー検査手段を実行する再送デ
ータ処理手段、 Ｎをあらかじめ定める整数とするとき、上記エラー検査
手段及び上記再送データ処理手段によつてエラーの無い
データが得られない場合は、上記再送データ処理手段を
（Ｎ−１）回繰り返し、合計Ｎ回のエラー検査手段によ
りＮ個の入力データバッファにそれぞれエラーを含む１
フレームのデータを格納するエラー検査繰り返し手段、 上記Ｎ個の入力データバッファのそれぞれ対応する位置
の複数ビットから構成されるブロックごとに、上記Ｎ個
の入力データバッファ間で多数決判定を施し上記各ブロ
ックごとに正しいデータのブロックを決定し、この正し
いデータのブロックを上記原受信データと同一の配列順
序に配列して出力バッファに格納するデータ合成再生回
路、上記出力バッファの内容を上記エラー検出回路に入
力してエラーの有無を検査し、エラーが無い場合はこれ
をプロセッサに送出する手段を備えたデータ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065718A JPS61222335A (ja) | 1985-03-27 | 1985-03-27 | デ−タ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065718A JPS61222335A (ja) | 1985-03-27 | 1985-03-27 | デ−タ受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61222335A true JPS61222335A (ja) | 1986-10-02 |
Family
ID=13295078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60065718A Pending JPS61222335A (ja) | 1985-03-27 | 1985-03-27 | デ−タ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61222335A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02140055A (ja) * | 1988-04-19 | 1990-05-29 | Ricoh Co Ltd | データ通信装置 |
| US6999497B2 (en) | 2000-03-15 | 2006-02-14 | Matsushita Electric Industrial Co., Ltd. | Data transmitting apparatus and data transmitting method |
-
1985
- 1985-03-27 JP JP60065718A patent/JPS61222335A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02140055A (ja) * | 1988-04-19 | 1990-05-29 | Ricoh Co Ltd | データ通信装置 |
| US6999497B2 (en) | 2000-03-15 | 2006-02-14 | Matsushita Electric Industrial Co., Ltd. | Data transmitting apparatus and data transmitting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4447903A (en) | Forward error correction using coding and redundant transmission | |
| JPH0738540A (ja) | 自動再送要求データ伝送方法 | |
| JPS6170637A (ja) | 多数決によるエラ−検出訂正方法 | |
| JP3516929B2 (ja) | 送信装置、受信装置、およびこれらを備えた通信システム | |
| JPS61222335A (ja) | デ−タ受信装置 | |
| JPH06204989A (ja) | データ通信装置 | |
| JP3250756B2 (ja) | 自動再送要求データ伝送方法 | |
| JPH05304516A (ja) | 受信データ編集方法 | |
| US4739506A (en) | IC chip error detecting and correcting apparatus | |
| JPS61100043A (ja) | 同報通信用送信装置 | |
| JPS6237581B2 (ja) | ||
| JPS62216440A (ja) | 通信制御方法 | |
| JP2001333048A (ja) | データ転送方式 | |
| JPH02266728A (ja) | データ伝送誤り制御方式 | |
| JPS58164376A (ja) | 画デ−タ再送方式 | |
| JPS61224044A (ja) | エラ−・チエツク回路 | |
| JPS6362427A (ja) | デ−タ通信における誤り検出方式 | |
| JPS60167052A (ja) | デ−タ転送方法 | |
| JP2605272B2 (ja) | 誤り訂正復号方法 | |
| JP2023006210A (ja) | 冗長通信装置、方法、及びプログラム | |
| JPS63217736A (ja) | デ−タ伝送方式 | |
| JPS6126345A (ja) | 伝送制御方法 | |
| JPS6221098Y2 (ja) | ||
| JPH05160811A (ja) | データ転送方式 | |
| JPS60249446A (ja) | デ−タ送受信装置 |