JPS61220240A - 電極の形成方法 - Google Patents

電極の形成方法

Info

Publication number
JPS61220240A
JPS61220240A JP6165085A JP6165085A JPS61220240A JP S61220240 A JPS61220240 A JP S61220240A JP 6165085 A JP6165085 A JP 6165085A JP 6165085 A JP6165085 A JP 6165085A JP S61220240 A JPS61220240 A JP S61220240A
Authority
JP
Japan
Prior art keywords
electrode
etching
forming
pattern
gas discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6165085A
Other languages
English (en)
Inventor
Hiroaki Fujisawa
藤沢 弘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6165085A priority Critical patent/JPS61220240A/ja
Publication of JPS61220240A publication Critical patent/JPS61220240A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【概要〕 ガス放電パネル等の表示パネルに用いる透明電極の形成
方法であって、ガラス基板上に形成した透明導電膜上に
所定形状のホトレジスト膜を形成し、このガラス基板を
電解液中に浸漬し、電解液中に別個に設けた陰極と、前
記透明導電膜を陽極として両電極間に電圧を印加して、
前記ホトレジスト膜をマスクとして電解エツチングによ
り所定形状に透明導電膜をエツチングして透明電極を形
成するようにしたもの。
〔産業上の利用分野〕
本発明はガス放電パネル等の中で、インジウム−錫酸化
物(ITo)膜等の透明導電膜を用いる高輝度表示パネ
ルの透明電極を、所定の形状に精度良く形成する透明電
極の形成方法に関する。
ガラス基板上に所定パターンの線条の銀(Ag)等の不
透明電極を設け、この電極上に低融点ガラスよりなる誘
電体膜を被覆して一方のガス放電パネルの基板を形成す
る。
更に他方のガラス基板上に所定パターンの線条のITO
M灸等の透明電極を設け、この上に低融点ガラスよりな
る誘電体膜を被覆し、更に誘電体膜よりなる所定形状の
セル層を設けて他方のガス放電パネルの基板を形成する
そして両方の基板を所定のガス放電空間を設けて封止し
、この放電空間を排気した後、Neガス等の放電ガスを
封入してガス放電パネルを形成している。そしてこの電
極間に電圧を印加して、この電極間の所定の位置に放電
を発生させ、この放電により表示された情報を、透明電
極を形成した基板側より観察している。
このように一方の基板の電極を透明電極とすることで、
高輝度のガス放電パネルを形成している。
このようなガス放電パネルに於いては、電極のパターン
を高精度に形成して、電極間の所定の位置に放電が発生
することが要望されている。
〔従来の技術〕
従来、このような透明電極を所定のパターンに形成する
場合、第2図に示すように透明ガラス基板1上に170
層2を蒸着により形成した後、その上にホトレジスト膜
3を塗布後、このホトレジスト膜をホトリソグラフィ法
を用いて所定のパターンに形成する。
更にこのガラス基板1を亜鉛(Zn)を含有した塩酸(
)10りの溶液に浸漬し、ZnとHαの化学反応で発生
した発生期の水素を用いてITOよりなる透明導電膜を
まず還元した後、この還元されたITO膜を所定のパタ
ーンに■αにてエツチング形成していた。
〔発明が解決しようとする問題点〕
然し、このようなガス放電パネルに用いる透明電極の厚
さはその電極の抵抗値を低く保つため、通常3μ−程度
の厚さで分厚く形成されており、このエツチングの過程
で、第3図に示すように電極2の側面2Aがエツチング
されるサイドエツチングの現象が発生し、所定のパター
ンに高精度に電極が形成されない問題がある。
〔問題点を解決するための手段〕
第1図は本発明の透明電極の形成方法を示す説明図で、
図示するようにガラス基板ll上に電極形成用波111
112を形成し、その上に所定形状のホトレジス)J!
1113を形成する0次いでこのガラス基板11を電解
液14に浸漬し、この電解液に陰極15を別個に設け、
この透明導電膜側を陽極とし、両電極間に直流電源16
を用いて直流電圧を印加して電解エツチングする。
〔作用〕
即ち、本発明の透明電極の形成方法は、パターンニング
したホトレジスト11113をマスクとして電解エツチ
ングによりサイドエツチングが生じないようにして正確
に透明電極のパターンニングを行うようにする。
〔実施例〕
以下、図面を用いながら本発明の一実施例につき詳細に
説明する。
前記した第1図に示すように本発明の透明電極の形成方
法は、まずガラス基板ll上に蒸着法等を用いて170
層12を3μmの厚さに形成する。
次いでこの上にホトレジスト膜13を塗布後、ホトリソ
グラフィ法を用いて所定のパターンに形成する。
更にこの基板11を硫酸と水とが容量比で(1対1)の
電解液14中に浸漬し、この電解液14中に鉛(Pb)
よりなる陰極15を別個に設け、この170層12を陽
極とし、両極間にIOV、 5 Aの直流電源16を用
いて直流電圧を印加して電解エツチングを行う。
このようにすれば、電解エツチングの場合は、エツチン
グされるべき170層12の側面で濃度分極が大きくな
り、この側面の部分のエツチングは従来法のエツチング
に比して殆ど進まないため、マスクとなるホトレジスト
膜のパターンに基づいて正確にエツチングされる。
またこのエツチングの速度も従来のエツチングに比して
5〜10倍程度の速度で進行する。
また従来のエツチングに於けるようにZn等の金属を用
いないので、有害ガスの発生も少なくて済む。
また以上の実施例では、透明電極の形成方法について述
べたが、その他金属電極のパターンニングに本発明の方
法を適用すれば極めて効果が大である。
〔発明の効果〕
以上述べたように本発明の透明電極の形成方法によれば
、サイドエツチングが生じないため、高精度にパターン
ニングされた電極パターンが得られる効果がある。
【図面の簡単な説明】
第1図は本発明の透明電極の形成方法を示す説明図、 第2図は従来の透明電極の形成方法を示す断面図、 第3図は従来の方法で形成した電極の不都合な状態を示
す断面図である。 図に於いて、 11はガラス基板、12は170層、13はホトレジス
ト膜、14は電解液、15は陰極、16は直流電源を示
す。 滲溌g胎引i形戊°γ3大め雄咽口 第1図 第2m   ’   1136

Claims (1)

    【特許請求の範囲】
  1. ガラス基板(11)上に電極形成用被膜(12)を形成
    し、該電極形成用被膜(12)上に所定のパターンのホ
    トレジスト膜(13)を形成後、前記電極形成用被膜(
    12)を形成したガラス基板を電解液(14)に浸漬し
    、前記電極形成用被膜(12)を陽極とし、該陽極と電
    解液(14)に別個に設けた陰極(15)との間に電圧
    を印加して前記パターンニングされたホトレジスト膜を
    マスクとして前記電極形成用被膜を所定形状に電解エッ
    チングすることを特徴とする電極の形成方法。
JP6165085A 1985-03-25 1985-03-25 電極の形成方法 Pending JPS61220240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6165085A JPS61220240A (ja) 1985-03-25 1985-03-25 電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6165085A JPS61220240A (ja) 1985-03-25 1985-03-25 電極の形成方法

Publications (1)

Publication Number Publication Date
JPS61220240A true JPS61220240A (ja) 1986-09-30

Family

ID=13177310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6165085A Pending JPS61220240A (ja) 1985-03-25 1985-03-25 電極の形成方法

Country Status (1)

Country Link
JP (1) JPS61220240A (ja)

Similar Documents

Publication Publication Date Title
US10431611B2 (en) Method for manufacturing thin film transistor, method for manufacturing array substrate, array substrate and display device
CN107369715A (zh) 一种薄膜晶体管的制造方法
CN114171566B (zh) 显示面板及其制作方法
GB2032641A (en) Electrochromic films having improved etch resistance and method for making same
JPS61220240A (ja) 電極の形成方法
JPH0584606B2 (ja)
US3668089A (en) Tin oxide etching method
CN109545830B (zh) 一种显示基板及其制造方法、显示装置
JP3052671B2 (ja) 透明導電膜のパターン化方法
JPS6314190A (ja) Ito膜上に薄膜を形成する方法
JPH06308539A (ja) マトリクスアレイ基板の製造方法
KR940006703B1 (ko) 박막 트랜지스터의 제조방법
JP2773111B2 (ja) 二層配線基板の製造方法
JPH0143933B2 (ja)
JPS638889Y2 (ja)
JPH0444291A (ja) 厚膜導体回路基板の製造方法
JPS58137908A (ja) 透明電極の形成方法
JPS5913132B2 (ja) 表示パネルの電極形成法
JPS6415994A (en) Manufacture of transparent electrode
JPH07153332A (ja) 透明電極の形成方法
JPS6343798Y2 (ja)
JPS582241A (ja) 透明パタ−ン電極の製造方法
KR100305636B1 (ko) 플라즈마디스플레이패널의전극형성방법
JPS5843477B2 (ja) ゼツエンウスマクノギヤクエツチングホウ
JPS57209852A (en) Method for forming transparent electrode pattern