JPS61218146A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61218146A JPS61218146A JP5834285A JP5834285A JPS61218146A JP S61218146 A JPS61218146 A JP S61218146A JP 5834285 A JP5834285 A JP 5834285A JP 5834285 A JP5834285 A JP 5834285A JP S61218146 A JPS61218146 A JP S61218146A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- cooling medium
- semiconductor
- temperature detection
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置に係り、特に、半導体集積回路を
設けた半導体基板を備えた半導体装置の冷却技術に適用
して有効な技術に関するものである。
設けた半導体基板を備えた半導体装置の冷却技術に適用
して有効な技術に関するものである。
近来、高速度で高集積度の半導体装置が要望されており
、この要望を満すために、半導体集積回路を設けた半導
体基板としてフルウェハが採用されている。
、この要望を満すために、半導体集積回路を設けた半導
体基板としてフルウェハが採用されている。
本発明者は、第６図にその概略構成を示すフルウェハの
半導体基板の冷却装置を開発した。
半導体基板の冷却装置を開発した。
第６図において、１はリードピン、２はパッケ−ジのキ
ャップ、３は半導体集積回路を設けた半導体基板（以下
、単に半導体基板という）、４はパッケージ基板、５は
冷却媒体流路、６は冷却媒体である。
ャップ、３は半導体集積回路を設けた半導体基板（以下
、単に半導体基板という）、４はパッケージ基板、５は
冷却媒体流路、６は冷却媒体である。
しかし、この半導体基板の冷却装置では、第６図に示す
ように、冷却媒体６が半導体基板３に沿って横方向に流
れるために、前記冷却媒体流路５の冷却媒体供給口附近
と排出口附近の半導体基板３の冷却効率が異なるので、
半導体基板３の位置によって温度が異なることになる。
ように、冷却媒体６が半導体基板３に沿って横方向に流
れるために、前記冷却媒体流路５の冷却媒体供給口附近
と排出口附近の半導体基板３の冷却効率が異なるので、
半導体基板３の位置によって温度が異なることになる。
そのために。
半導体装置の温度のばらつきよる性能及び信頼性が低下
するという問題があることがわかった。
するという問題があることがわかった。
また、半導体基板３の冷却効率が悪いという問題もある
ことがわかった。
ことがわかった。
なお、前記フルウェハの半導体装置は、例えば。
特願昭５８−１２７６４１号に記載されている。
本発明の目的は、フルウェハ等からなる半導体装置の性
能と信頼性を向上させることができる技術を提供するこ
とである。
能と信頼性を向上させることができる技術を提供するこ
とである。
本発明の他の目的は、フルウェハ等の半導体基板の全領
域の温度を検出することができる技術を提供することで
ある。
域の温度を検出することができる技術を提供することで
ある。
本発明の他の目的は、フルウェハ等の半導体基板内の温
度分布を均一に保持することができる冷却技術を提供す
ることである。
度分布を均一に保持することができる冷却技術を提供す
ることである。
本発明の他の目的は、フルウェハ等の半導体基板の冷却
効率を向上させることができる技術を提供することであ
る。
効率を向上させることができる技術を提供することであ
る。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を説明すれ畝下記のとおりである。
要を説明すれ畝下記のとおりである。
すなわち、半導体基板上の複数箇所に温度検出素子を設
け、該温度検出素子の出力により、フルウェハ等の半導
体基板内の温度分布を均一に保持する冷却を可能したも
のである。
け、該温度検出素子の出力により、フルウェハ等の半導
体基板内の温度分布を均一に保持する冷却を可能したも
のである。
また、半導体基板上の複数箇所に温度検出素子を設け、
該温度検出素子の出力に応して制御される弁と、前記半
導体基板の近傍に設けられた冷却媒体流路と、該冷却媒
体流路に冷却媒体を供給する複数の冷却媒体供給路を具
備し、各冷却媒体供給路の所定位置に前記弁を配置した
ことにより、フルウェハ等の半導体基板内の温度分布を
均一に保持し、かつ半導体基板の冷却効率を向上させる
ことができるようにしたものである。
該温度検出素子の出力に応して制御される弁と、前記半
導体基板の近傍に設けられた冷却媒体流路と、該冷却媒
体流路に冷却媒体を供給する複数の冷却媒体供給路を具
備し、各冷却媒体供給路の所定位置に前記弁を配置した
ことにより、フルウェハ等の半導体基板内の温度分布を
均一に保持し、かつ半導体基板の冷却効率を向上させる
ことができるようにしたものである。
以下、本発明の構成について、実施例とともに図面を用
いて説明する。
いて説明する。
なお、全回において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
符号を付け、その繰り返しの説明は省略する。
第１図乃至第５図は、本発明をフルウェハの半導体基板
を有する半導体装置に適用した実施例の構成を説明する
ための図であり、第１図は、その半導体装置の全体概略
構成を示す断面図、第２図は、温度検出素子及びアナロ
グ・ディジタル・コンバータを設けた半導体基板の平面
図、第３図は、温度検出素子の等価回路を示す回路図、
第４図は。
を有する半導体装置に適用した実施例の構成を説明する
ための図であり、第１図は、その半導体装置の全体概略
構成を示す断面図、第２図は、温度検出素子及びアナロ
グ・ディジタル・コンバータを設けた半導体基板の平面
図、第３図は、温度検出素子の等価回路を示す回路図、
第４図は。
パルスモータと弁の概略構成を説明するための説明図、
第５図は１本実施例の制御回路を示すブロック図である
。
第５図は１本実施例の制御回路を示すブロック図である
。
第１図乃至第５図において、１０は例えば、シリコン単
結晶半導体基板であり、フルウェハからなっている。こ
の半導体基板１０には、２図に示すように、論理素子等
の素子形成領域９が行列状に配設され、その間は配線領
域８として用いられる。各素子領域で消費した電力によ
る温度を検知するため、所定の箇所に温度検出素子１１
が設けられ、さらに、その半導体基板１０上の制御回路
部１２Ａ内の所定箇所にアナログ・デジタル・コンバー
タ（以下、単にＡＤＣという）１２が設けられており、
前記温度検出素子１１とＡＤＣ１２は配線１３で電気的
に接続されている。
結晶半導体基板であり、フルウェハからなっている。こ
の半導体基板１０には、２図に示すように、論理素子等
の素子形成領域９が行列状に配設され、その間は配線領
域８として用いられる。各素子領域で消費した電力によ
る温度を検知するため、所定の箇所に温度検出素子１１
が設けられ、さらに、その半導体基板１０上の制御回路
部１２Ａ内の所定箇所にアナログ・デジタル・コンバー
タ（以下、単にＡＤＣという）１２が設けられており、
前記温度検出素子１１とＡＤＣ１２は配線１３で電気的
に接続されている。
前記温度検出素子１１は、半導体基板１ｏのほぼ全領域
の温度が検出できるような位置にそれぞれ配置され、（
図では６個のみ示し他は省略している）半導体基板１０
の上に他の素子の形成時に同じプロセスで形成される。
の温度が検出できるような位置にそれぞれ配置され、（
図では６個のみ示し他は省略している）半導体基板１０
の上に他の素子の形成時に同じプロセスで形成される。
また、温度検出素子１１は、例えば、第３図に示す接続
とされたバイポーラトランジスタＴｒからなっている。
とされたバイポーラトランジスタＴｒからなっている。
そして、このトランジスタＴｒに定電流源Ｅにより定電
流（例えば、１ｍＡ）を流し。
流（例えば、１ｍＡ）を流し。
ベース、ｈエミッタ接合の接合電圧Ｖ、 Ｅ（Ｖ、 ｓ
：０ｃｆ（Ｔ））を取り出して温度Ｔを検出するもので
ある。すなわち、温度変化を電圧値として検出する。
：０ｃｆ（Ｔ））を取り出して温度Ｔを検出するもので
ある。すなわち、温度変化を電圧値として検出する。
前記ＡＤＣ１２も半導体基板ｌＯの上に形成される他の
素子と同じプロセスで形成する。このへ〇Ｃ１２自体が
温度変化に影響されないように。
素子と同じプロセスで形成する。このへ〇Ｃ１２自体が
温度変化に影響されないように。
ウェハ外部に設けてもよい。このＡＤＣ１２は、前記温
度検出素子１１の出力電圧のアナログ値をデジタル信号
に変換するためのものである。このために、微少なアナ
ログ電圧を一担増幅した後、変換する機能を含んでいて
もよい。また、変換されたデジタル信号を、後述するパ
ルスモータを駆動するための適当なパルス信号に変換す
る機能を含んでいてもよい。
度検出素子１１の出力電圧のアナログ値をデジタル信号
に変換するためのものである。このために、微少なアナ
ログ電圧を一担増幅した後、変換する機能を含んでいて
もよい。また、変換されたデジタル信号を、後述するパ
ルスモータを駆動するための適当なパルス信号に変換す
る機能を含んでいてもよい。
１４Ａ乃至１４Ｅは１円筒状の冷却媒体流路５の冷却媒
体供給路、１４Ｆ及び１４Ｇは、冷却媒体排出路である
。冷却媒体供給路１４Ａ乃至１４Ｅには、第４図に示す
ような円板状の弁１５Ａ乃至１５Ｅがそれぞれ回転自在
に設けられている。
体供給路、１４Ｆ及び１４Ｇは、冷却媒体排出路である
。冷却媒体供給路１４Ａ乃至１４Ｅには、第４図に示す
ような円板状の弁１５Ａ乃至１５Ｅがそれぞれ回転自在
に設けられている。
この弁１５Ａ乃至１５Ｅの回転軸は、それぞれパルスモ
ータ１７の回転軸に連結されており、回転軸は第１図の
紙面に垂直とされる６円板状の弁は円筒形状の供給路を
完全にふさぐことができる。
ータ１７の回転軸に連結されており、回転軸は第１図の
紙面に垂直とされる６円板状の弁は円筒形状の供給路を
完全にふさぐことができる。
第５図において、１６はウェハ以外に設けられたパルス
モータ駆動回路であり、前記ＡＤＣ１２の出力を各パル
スモータ１７に供給するためのものである。
モータ駆動回路であり、前記ＡＤＣ１２の出力を各パル
スモータ１７に供給するためのものである。
次に、本実施例の動作を第５図を用いて説明する。
第５図において、半導体基板１０の温度を温度検出素子
１１Ａ乃至１１Ｅ、例えば、第３図に示すトランジスタ
Ｔｒのベース・エミッタ接合の接合電圧ｖ８１：とじて
取り出し、この電圧ＶＩＥはＡＤＣ１２に入力される。
１１Ａ乃至１１Ｅ、例えば、第３図に示すトランジスタ
Ｔｒのベース・エミッタ接合の接合電圧ｖ８１：とじて
取り出し、この電圧ＶＩＥはＡＤＣ１２に入力される。
入力電圧ＶＩＩＥはＡＤＣ１２でデジタル信号に変換さ
れ、さらにパルスモータ制御用のパルスを形成する。こ
のパルスモータ制御用のパルスは、パルスモータ駆動回
路１６を介してパルスモータ１２に供給され、パルスモ
ータ１２はパルスの数に応じ弁を所定の角度だけ回転さ
せる。このパルスモータ１２の回転角により、弁１５Ａ
乃至１５Ｅの開閉状態が設定される。すなわち電圧値が
流量に変換され、冷却媒体流路５の冷却媒体供給路１４
Ａ乃至１４Ｅのそれぞれに入れる流量は半導体基板１０
の温度に応じて制御される。
れ、さらにパルスモータ制御用のパルスを形成する。こ
のパルスモータ制御用のパルスは、パルスモータ駆動回
路１６を介してパルスモータ１２に供給され、パルスモ
ータ１２はパルスの数に応じ弁を所定の角度だけ回転さ
せる。このパルスモータ１２の回転角により、弁１５Ａ
乃至１５Ｅの開閉状態が設定される。すなわち電圧値が
流量に変換され、冷却媒体流路５の冷却媒体供給路１４
Ａ乃至１４Ｅのそれぞれに入れる流量は半導体基板１０
の温度に応じて制御される。
また、前記流量の制御は、リアルタイムの制御が可能で
ある。
ある。
以上の説明かられかるように１本実施例によれば１次の
ような効果を得ることができる。
ような効果を得ることができる。
（１）半導体基板ｌＯの複数の所定箇所に温度検出素子
１１Ａ乃至１１Ｅを設けることにより、半導体基板ｌＯ
の略全領域の温度を検出することができる。
１１Ａ乃至１１Ｅを設けることにより、半導体基板ｌＯ
の略全領域の温度を検出することができる。
（２）前記（１）により、検出された温度に応じてその
開閉が制御される弁１５Ａ乃至１５Ｅと。
開閉が制御される弁１５Ａ乃至１５Ｅと。
半導体基板１０の近傍に設けられた冷却媒体流路５に冷
却媒体６を供給する複数の冷却媒体供給路１１Ａ乃至１
１Ｅを設け、該冷却媒体供給路１１Ａ乃至１１Ｅにそれ
ぞれ前記弁１５Ａ乃至１５Ｅを設け、該弁１５Ａ乃至１
５Ｅの開閉を半導体基板１０の温度に応じて制御するこ
とにより、半導体基板１０の各部の温度に応じた冷却媒
体６の供給量を供給することができるので、半導体基板
１０の温度を常時一定に保持することができる。
却媒体６を供給する複数の冷却媒体供給路１１Ａ乃至１
１Ｅを設け、該冷却媒体供給路１１Ａ乃至１１Ｅにそれ
ぞれ前記弁１５Ａ乃至１５Ｅを設け、該弁１５Ａ乃至１
５Ｅの開閉を半導体基板１０の温度に応じて制御するこ
とにより、半導体基板１０の各部の温度に応じた冷却媒
体６の供給量を供給することができるので、半導体基板
１０の温度を常時一定に保持することができる。
（３）前記（２）により、半導体装置の性能及び信頼性
を向上することができる。
を向上することができる。
（４）前記（２）により、半導体基板ｌＯの冷却効率を
向上することができる。
向上することができる。
以上１本発明を実施例にもとづいて具体的に説明したが
、本発明は、前記実施例に限定されるものではなく、そ
の要旨を逸脱しない範囲において種々変形し得ることは
いうまでもない。
、本発明は、前記実施例に限定されるものではなく、そ
の要旨を逸脱しない範囲において種々変形し得ることは
いうまでもない。
例えば、前記実施例では、弁の制御をパルスモータを用
いたが、電磁制御型弁を用いてもよい。
いたが、電磁制御型弁を用いてもよい。
第１図乃至第５図は、本発明をフルウェハの半導体基板
を有する半導体装置に適用した実施例の構成を説明する
ための図であり。 第１図は、その半導体装置の全体概略構成を示す断面図
。 第２図は、温度検出素子及びＡＤＣを設けた半導体基板
の平面図、 第３図は、温度検出素子の等価回路を示す回路図、 第４図は、パルスモータと弁の概略構成を説明するため
の説明図、 第５図は１本実施例の制御回路を示すブロック図。 第６図は、フルウェハの半導体基板の冷却装置の概略構
成を示す断面図である。 図中、１・・・リードビン、２・・・パッケージキャッ
プ、３・・・半導体基板、４・・・パッケージ基板、５
・・・冷却媒体流路、６・・・冷却媒体、１０・・・温
度検出素子を有する半導体基板、１１Ａ乃至１１Ｅ・・
・温度検出素子、１２・・・ＡＤＣ，１３・・・配線、
１４Ａ乃至１４Ｅ・・・冷却媒体供給路、１４Ｆ及び１
４Ｇ・・・冷却媒体排出路、１６・・・パルスモータ駆
動回路。 １７・・・パルスモータである。 第 ２ 図 第 ３ 図 第 ４ 図
を有する半導体装置に適用した実施例の構成を説明する
ための図であり。 第１図は、その半導体装置の全体概略構成を示す断面図
。 第２図は、温度検出素子及びＡＤＣを設けた半導体基板
の平面図、 第３図は、温度検出素子の等価回路を示す回路図、 第４図は、パルスモータと弁の概略構成を説明するため
の説明図、 第５図は１本実施例の制御回路を示すブロック図。 第６図は、フルウェハの半導体基板の冷却装置の概略構
成を示す断面図である。 図中、１・・・リードビン、２・・・パッケージキャッ
プ、３・・・半導体基板、４・・・パッケージ基板、５
・・・冷却媒体流路、６・・・冷却媒体、１０・・・温
度検出素子を有する半導体基板、１１Ａ乃至１１Ｅ・・
・温度検出素子、１２・・・ＡＤＣ，１３・・・配線、
１４Ａ乃至１４Ｅ・・・冷却媒体供給路、１４Ｆ及び１
４Ｇ・・・冷却媒体排出路、１６・・・パルスモータ駆
動回路。 １７・・・パルスモータである。 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、半導体集積回路を設けた半導体基板上の所定の複数
箇所に温度検出素子を設け、該温度検出素子の出力を取
り出す配線を設けたことを特徴とする半導体装置。 ２、前記半導体集積回路を設けた半導体基板はフルウェ
ハからなることを特徴する特許請求の範囲第１項記載の
半導体装置。 ３、前記半導体集積回路を設けた半導体基板上の所定位
置にアナログ・デジタル・コンバータを設け、前記温度
検出素子と電気的に接続したことを特徴とする特許請求
の範囲第１項記載の半導体装置。 ４、半導体集積回路を設けた半導体基板上の所定の複数
箇所に設られた温度検出素子と、該温度検出素子の出力
に応じてその開閉が制御される弁と、前記半導体基板の
近傍に設けられた冷却媒体流路と、該冷却媒体流路に冷
却媒体を供給する複数の冷却媒体供給路を具備し、各冷
却媒体供給路の所定箇所に前記弁を配置したことを特徴
とする冷却装置付半導体装置。 ５、前記弁の開閉を制御する手段としてパルスモータを
用いたことを特徴とする特許請求の範囲第４項記載の半
導体冷却装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5834285A JPS61218146A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5834285A JPS61218146A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61218146A true JPS61218146A (ja) | 1986-09-27 |
Family
ID=13081643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5834285A Pending JPS61218146A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61218146A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014024291A1 (ja) * | 2012-08-09 | 2014-02-13 | 富士通株式会社 | 受熱装置、冷却装置、及び電子装置 |
| JP2016082013A (ja) * | 2014-10-15 | 2016-05-16 | 富士通株式会社 | 冷却装置及び電子機器 |
| JP2019041024A (ja) * | 2017-08-25 | 2019-03-14 | 東京エレクトロン株式会社 | 冷媒用の流路を有する部材、冷媒用の流路を有する部材の制御方法及び基板処理装置 |
| JP2019075399A (ja) * | 2017-10-12 | 2019-05-16 | 日本特殊陶業株式会社 | 保持装置および保持装置の製造方法 |
-
1985
- 1985-03-25 JP JP5834285A patent/JPS61218146A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014024291A1 (ja) * | 2012-08-09 | 2014-02-13 | 富士通株式会社 | 受熱装置、冷却装置、及び電子装置 |
| US9545031B2 (en) | 2012-08-09 | 2017-01-10 | Fujitsu Limited | Heat receiving apparatus, cooling apparatus, and electronic apparatus |
| JP2016082013A (ja) * | 2014-10-15 | 2016-05-16 | 富士通株式会社 | 冷却装置及び電子機器 |
| JP2019041024A (ja) * | 2017-08-25 | 2019-03-14 | 東京エレクトロン株式会社 | 冷媒用の流路を有する部材、冷媒用の流路を有する部材の制御方法及び基板処理装置 |
| JP2019075399A (ja) * | 2017-10-12 | 2019-05-16 | 日本特殊陶業株式会社 | 保持装置および保持装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0257119B1 (en) | Integrated wiring system for vlsi | |
| JPH02170563A (ja) | 高い電流駆動を有する集積回路 | |
| JPH058867B2 (ja) | ||
| US6391664B1 (en) | Selectively activatable solar cells for integrated circuit analysis | |
| JPS61218146A (ja) | 半導体装置 | |
| JPH09120974A (ja) | 半導体装置 | |
| JP3180612B2 (ja) | 半導体集積回路 | |
| JPH09266226A (ja) | 半導体装置およびその製造方法 | |
| EP0073721B1 (en) | Large scala integration semiconductor device having monitor element and method of manufacturing the same | |
| JPH0574802A (ja) | 電流検出機能付トランジスタ | |
| EP0003559A1 (en) | Current mirror circuit | |
| JPH07153783A (ja) | 半導体製造装置 | |
| US6635572B1 (en) | Method of substrate silicon removal for integrated circuit devices | |
| JPS6252955A (ja) | 半導体集積回路装置 | |
| JPH0581064B2 (ja) | ||
| JPH0729978A (ja) | 半導体集積回路 | |
| JPH05136206A (ja) | 半導体装置 | |
| JPH06265593A (ja) | 半導体集積回路装置 | |
| JPH0243760A (ja) | 集積回路 | |
| JPH11135632A (ja) | 半導体装置 | |
| JPH04171843A (ja) | ゲートアレイ方式ｌｓｉ | |
| KR0125241Y1 (ko) | 웨이퍼서셉터와 그 구동장치 | |
| JPS61104657A (ja) | 半導体記性回路装置 | |
| JPH03180052A (ja) | 半導体集積回路 | |
| JPH04258151A (ja) | 半導体集積回路 |