JPS61210656A - バンプ電極型半導体装置の製造方法 - Google Patents
バンプ電極型半導体装置の製造方法Info
- Publication number
- JPS61210656A JPS61210656A JP60051705A JP5170585A JPS61210656A JP S61210656 A JPS61210656 A JP S61210656A JP 60051705 A JP60051705 A JP 60051705A JP 5170585 A JP5170585 A JP 5170585A JP S61210656 A JPS61210656 A JP S61210656A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- bump
- bump electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＝ １−
（発明の技術分野〕
本発明は、半導体１１本板にオーミック接触する複数の
金属電極が形成され、更にその上に低融点金属からなる
バンプ電極が形成される半導体装置の製造方法に関する
。
金属電極が形成され、更にその上に低融点金属からなる
バンプ電極が形成される半導体装置の製造方法に関する
。
ＣＣＤセン番すは入射光学像を二次元的に多数配列され
た光検知素子で受り、これを時系列の電気信号に変換し
て取出す機能を備えた集積化セン４ノどしてよく知られ
ている。従来は二次元の物理邑を取出すセンサーは、こ
のような光センサに限られでいた。最近、メカ１−１１
ニクス技術の発達にどもなって例えば、圧力を二次元的
に検知して機械に圧覚や触覚の機能を持たせる要求が増
えている。
た光検知素子で受り、これを時系列の電気信号に変換し
て取出す機能を備えた集積化セン４ノどしてよく知られ
ている。従来は二次元の物理邑を取出すセンサーは、こ
のような光センサに限られでいた。最近、メカ１−１１
ニクス技術の発達にどもなって例えば、圧力を二次元的
に検知して機械に圧覚や触覚の機能を持たせる要求が増
えている。
こ・の様な圧力センサの一例として、半導体のピエゾ抵
抗素子が利用される。例えば、Ｓｉ基板に拡散抵抗素子
を二次元的に配列形成づ−れば、これに外部から応力が
加わった時その貞の抵抗値が変化して信号を得ることが
できる。このような圧カセンリをＣＣＤと一体化−りれ
ば、応力分布を検知し−つ）− てぞの電気信号処理まで行う集積化センサが得られる。
抗素子が利用される。例えば、Ｓｉ基板に拡散抵抗素子
を二次元的に配列形成づ−れば、これに外部から応力が
加わった時その貞の抵抗値が変化して信号を得ることが
できる。このような圧カセンリをＣＣＤと一体化−りれ
ば、応力分布を検知し−つ）− てぞの電気信号処理まで行う集積化センサが得られる。
この場合、１丁力センサ基板とＣＣｌ） ！Ｓ板を一体
化Ｊるには、対応覆る電極を突き合わせて接続する、い
わゆるバンプ電極構造が用いられる。
化Ｊるには、対応覆る電極を突き合わせて接続する、い
わゆるバンプ電極構造が用いられる。
第２図はこの様な用途に供される従来のバンプ電極型Ｃ
Ｃｌ）の製造］二押例である。（ａ）に示ずように、Ｃ
Ｃｌ）基板１１の表面には複数の信号入力部１２ （１
２ａ、 １２ｂ、 ＝−）を有し、それぞれにバンプ
電極を形成すべき］ンタクト１１＼−ル電極１３ （１
３ａ、１３ｂ、・・・）が形成されている。
Ｃｌ）の製造］二押例である。（ａ）に示ずように、Ｃ
Ｃｌ）基板１１の表面には複数の信号入力部１２ （１
２ａ、 １２ｂ、 ＝−）を有し、それぞれにバンプ
電極を形成すべき］ンタクト１１＼−ル電極１３ （１
３ａ、１３ｂ、・・・）が形成されている。
１４はＳｉ０２膜等の絶縁膜である。ＣＣＤ基根１１に
はまた、図では省略したが、多数の転送グー１〜電極が
配列形成されており、表面の凹凸を平坦化するために通
常採用されているポリイミド膜１５が形成されている。
はまた、図では省略したが、多数の転送グー１〜電極が
配列形成されており、表面の凹凸を平坦化するために通
常採用されているポリイミド膜１５が形成されている。
］ンタクトホール電極１３は例えばＡｆｆ膜である。そ
の後（ｂ）に示すように、全面ニ１−１膜１６１、Ｃｕ
膜１６２を順次蒸着した積層金属膜１６を形成する。Ｔ
ｉ膜１６１はバリアメタルであり、ＣＬＪ 膜１ （ｉ
２はメッキ用電極で゛ある。次に（Ｃ）に示すように
、バンプ電極を立てる位置にフォ１〜レジス１〜１７を
パターン形成し、選択メッキ法によりＣＬＪ層１８（１
８ａ、１８ｂ、 ・ ） 、続いて１０層１９（１９ａ
、１９ｂ、 ・ ）を形成する。１Ｘ（Ｄ後（ｄ）に示
すように、フォトレジスト１７を除去し、次いで１０層
１９をマスクとしてＣｕ膜１６２゜ＴＩ膜１６１を順次
エツチング除去してＩｎバンプ電極を形成する。
の後（ｂ）に示すように、全面ニ１−１膜１６１、Ｃｕ
膜１６２を順次蒸着した積層金属膜１６を形成する。Ｔ
ｉ膜１６１はバリアメタルであり、ＣＬＪ 膜１ （ｉ
２はメッキ用電極で゛ある。次に（Ｃ）に示すように
、バンプ電極を立てる位置にフォ１〜レジス１〜１７を
パターン形成し、選択メッキ法によりＣＬＪ層１８（１
８ａ、１８ｂ、 ・ ） 、続いて１０層１９（１９ａ
、１９ｂ、 ・ ）を形成する。１Ｘ（Ｄ後（ｄ）に示
すように、フォトレジスト１７を除去し、次いで１０層
１９をマスクとしてＣｕ膜１６２゜ＴＩ膜１６１を順次
エツチング除去してＩｎバンプ電極を形成する。
この様な従来法においては、第２図（ｄ）に示すように
、選択メッキ法により形成される００層１８及び１０層
１９は基板の中心部に比べて周辺部で高くなる、という
メッキ厚のバラツキが生じる。これは、メッキ電流を一
定値に保持しても、電気メツキ特有の現象として周辺部
で電流密度が大きくなる結果である。このようなメッキ
厚のバラツキがあるため、例えばこのＣＣＤ基板を圧力
センサ基板と対応する端子電極を突き合わせて一体化し
た時に基板中心部のｌｎ電極が接続されない、という欠
点があった。
、選択メッキ法により形成される００層１８及び１０層
１９は基板の中心部に比べて周辺部で高くなる、という
メッキ厚のバラツキが生じる。これは、メッキ電流を一
定値に保持しても、電気メツキ特有の現象として周辺部
で電流密度が大きくなる結果である。このようなメッキ
厚のバラツキがあるため、例えばこのＣＣＤ基板を圧力
センサ基板と対応する端子電極を突き合わせて一体化し
た時に基板中心部のｌｎ電極が接続されない、という欠
点があった。
本発明は上記した点に鑑みなされたもので、複数のバン
プ電極の高さを均一化して対応する基板の端子電極との
突き合わゼ接続を確実に行ない得るようにしたバンプ電
極型半導体装置の製造方法を提供することを目的とする
。
プ電極の高さを均一化して対応する基板の端子電極との
突き合わゼ接続を確実に行ない得るようにしたバンプ電
極型半導体装置の製造方法を提供することを目的とする
。
本発明は、選択メッキ法により複数個形成されたバンプ
電極表面を平坦基板で圧接・加熱して融解させた後、こ
の平坦基板を分離することにより、複数のバンプ電極表
面の高さを均一にすることを特徴とする。
電極表面を平坦基板で圧接・加熱して融解させた後、こ
の平坦基板を分離することにより、複数のバンプ電極表
面の高さを均一にすることを特徴とする。
本発明によれば、電気メツキ法で避けられないメッキ厚
のばらつきによるバンプ電極の高さの不均一が解消され
る。従ってこのバンプ電極が形成された例えばＣＣＤ基
板を、他の半導体素子基板と対応する端子電極をつき合
わせて接続して一体化する場合に信頼姓の高い接続を行
うことができる。
のばらつきによるバンプ電極の高さの不均一が解消され
る。従ってこのバンプ電極が形成された例えばＣＣＤ基
板を、他の半導体素子基板と対応する端子電極をつき合
わせて接続して一体化する場合に信頼姓の高い接続を行
うことができる。
以下本発明の一実施例を説明する。
第１図（ａ＞のバンプ電極型ＣＣＤの製造工程は、先に
説明した第２図（ａ）〜（ｄ）と同じである。即ちＣＣ
Ｄ基板２１の表面には信号入力部２２ （２２ａ、２２
ｂ、 ・ ）が形成され、この上に信号入力部２２に開
口を持つ絶縁膜２３．ポリイミド膜２４が形成され、各
信号入力部２２にはＡｌ１膜からなるコンタクト電極が
形成されている。
説明した第２図（ａ）〜（ｄ）と同じである。即ちＣＣ
Ｄ基板２１の表面には信号入力部２２ （２２ａ、２２
ｂ、 ・ ）が形成され、この上に信号入力部２２に開
口を持つ絶縁膜２３．ポリイミド膜２４が形成され、各
信号入力部２２にはＡｌ１膜からなるコンタクト電極が
形成されている。
この後全面にＴｉ膜２６１゜Ｃｕ膜２６２を順次蒸着し
た下地金属膜２６が形成される。Ｔｉｌ！！２６エはバ
リアメタルであり、Ｃｕ 膜２６２はメッキ用電極膜で
ある。この後フォトレジストパターンをマスクとする選
択メッキ法によりＣｕ層２７ （２７ａ、２７ｂ、−）
、次いでｉｎ層２８（２８ａ、２８ｂ、−）が形成され
る。Ｃｕ層２７は例えば、基板を硫酸銅浴のＣＵメッキ
液中に浸し、室温にて下地金属膜のＣｕ膜２６２を電極
として、最初逆メッキを数秒間行って清浄化した後、正
常なＣｕメッキを所定電流値で数十分間行って形成する
。これにより、数μｍ厚のＣｕ層２７が形成される。ま
たｌｎ層２８はこのＣＵ層２７が形成された基板を例え
ば、ホウフッ化浴のＪｎメッキ液に浸し、所定の電流値
で数十分間電気メッキを行うことにより数μｍの厚さに
形成される。次にフォトレジストを除去し、００層２７
にＩｎ層２８が積層されたバンプ電極をマスクとしてそ
の直下の下地金属膜を残してそれ以外の下地金属膜を弱
酸系エッチャントにより順次エツチング除去して行く。
た下地金属膜２６が形成される。Ｔｉｌ！！２６エはバ
リアメタルであり、Ｃｕ 膜２６２はメッキ用電極膜で
ある。この後フォトレジストパターンをマスクとする選
択メッキ法によりＣｕ層２７ （２７ａ、２７ｂ、−）
、次いでｉｎ層２８（２８ａ、２８ｂ、−）が形成され
る。Ｃｕ層２７は例えば、基板を硫酸銅浴のＣＵメッキ
液中に浸し、室温にて下地金属膜のＣｕ膜２６２を電極
として、最初逆メッキを数秒間行って清浄化した後、正
常なＣｕメッキを所定電流値で数十分間行って形成する
。これにより、数μｍ厚のＣｕ層２７が形成される。ま
たｌｎ層２８はこのＣＵ層２７が形成された基板を例え
ば、ホウフッ化浴のＪｎメッキ液に浸し、所定の電流値
で数十分間電気メッキを行うことにより数μｍの厚さに
形成される。次にフォトレジストを除去し、００層２７
にＩｎ層２８が積層されたバンプ電極をマスクとしてそ
の直下の下地金属膜を残してそれ以外の下地金属膜を弱
酸系エッチャントにより順次エツチング除去して行く。
このようにしてＩｎバンプ電極を形成した後、図示して
いないが、平行度の高い圧接装置を用いてＣＣＤ基板２
１を真空チャックし、ＣＣＤ基板２１に対向して平坦基
板として例えば８１基板を真空チャックする。そして第
１図（ａ）に示すように、ＣＣＤ基板２１と８１基板２
９をフォーミングガス雰囲気中で例えば１４０℃に加熱
し、所定の圧力で数分間圧接した後、例えば１６０℃程
度に温度をあげて数分間保持する。こうしてｉｎバンプ
電極表面を融解した後、ＣＣＤ基板２１とＳｉ基板２９
を分離する。これにより第１図（ｂ）に示すように、高
さの揃ったＩｎバンプ電極が形成される。
いないが、平行度の高い圧接装置を用いてＣＣＤ基板２
１を真空チャックし、ＣＣＤ基板２１に対向して平坦基
板として例えば８１基板を真空チャックする。そして第
１図（ａ）に示すように、ＣＣＤ基板２１と８１基板２
９をフォーミングガス雰囲気中で例えば１４０℃に加熱
し、所定の圧力で数分間圧接した後、例えば１６０℃程
度に温度をあげて数分間保持する。こうしてｉｎバンプ
電極表面を融解した後、ＣＣＤ基板２１とＳｉ基板２９
を分離する。これにより第１図（ｂ）に示すように、高
さの揃ったＩｎバンプ電極が形成される。
以上のようにこの実施例によれば、ｌｎバンプ電極形成
後その電極面に平坦基板を加熱圧接することにより、メ
ッキ厚のばらつきがあってもバンプ電極の高さを均一な
ものとすることができる。
後その電極面に平坦基板を加熱圧接することにより、メ
ッキ厚のばらつきがあってもバンプ電極の高さを均一な
ものとすることができる。
この様なバンプ電極の高さを均一にしたＣＣＤ基板を例
えば圧力センサ基板と対応する端子電極を突き合わせて
一体化すれば、多数の端子電極の接続が確実に行われ、
電気信号処理までできる圧力センサを歩留りよく得るこ
とができる。
えば圧力センサ基板と対応する端子電極を突き合わせて
一体化すれば、多数の端子電極の接続が確実に行われ、
電気信号処理までできる圧力センサを歩留りよく得るこ
とができる。
本発明は上記した実施例に限られるものではなく、その
趣旨を逸脱しない範囲で種々変形実施することができる
。例えばバンプ電極面を圧接加熱する平坦基板はどのよ
うなものであってもよい。
趣旨を逸脱しない範囲で種々変形実施することができる
。例えばバンプ電極面を圧接加熱する平坦基板はどのよ
うなものであってもよい。
第１図（ａ）（ｂ）は本発明の一実施例のバンプ電極型
ＣＣＤの製造工程を説明するための図、第２図（ａ）〜
（ｄ）は従来のバンプ電極形ＣＣＤの製造工程を説明す
るための図である。 ２１ ・ＣＣＤ基板、２２ （２２ａ、２２ｂ、−）・
・・信号入力部、２３・・・絶縁膜、２４・・・ポリイ
ミド膜、２５ （２５ａ、２５ｂ、・・・）・・・コン
タクトホール電極、２６・・・下地金属膜、２６１・・
・Ｔ１膜、２６２−ＣＵ膜、２７ （２７ａ、２７ｂ、
−）−・・Ｃｕ層、２８ （２８ａ、２８ｂ、 ・＞−
Ｉｎ層（バンプ電極）、２９・・・Ｓｉ基板（平坦基板
）。
ＣＣＤの製造工程を説明するための図、第２図（ａ）〜
（ｄ）は従来のバンプ電極形ＣＣＤの製造工程を説明す
るための図である。 ２１ ・ＣＣＤ基板、２２ （２２ａ、２２ｂ、−）・
・・信号入力部、２３・・・絶縁膜、２４・・・ポリイ
ミド膜、２５ （２５ａ、２５ｂ、・・・）・・・コン
タクトホール電極、２６・・・下地金属膜、２６１・・
・Ｔ１膜、２６２−ＣＵ膜、２７ （２７ａ、２７ｂ、
−）−・・Ｃｕ層、２８ （２８ａ、２８ｂ、 ・＞−
Ｉｎ層（バンプ電極）、２９・・・Ｓｉ基板（平坦基板
）。
Claims (3)
- （１）半導体基板に複数のバンプ電極形成予定領域でオ
ーミック接触する下地金属膜を形成する工程と、前記下
地金属膜上に選択メッキ法により低融点金属からなる複
数のバンプ電極を形成する工程と、前記バンプ電極の形
成された面に平坦基板を所定の圧力・温度で貼り合わせ
バンプ電極表面を融解させた後この平坦基板を分離する
工程とを備えたことを特徴とするバンプ電極型半導体装
置の製造方法。 - （２）半導体基板はＣＣＤ基板である特許請求の範囲第
１項記載のバンプ電極型半導体装置の製造方法。 - （３）平坦基板はＳｉ基板である特許請求の範囲第１項
記載のバンプ電極型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60051705A JPH0789553B2 (ja) | 1985-03-15 | 1985-03-15 | バンプ電極型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60051705A JPH0789553B2 (ja) | 1985-03-15 | 1985-03-15 | バンプ電極型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61210656A true JPS61210656A (ja) | 1986-09-18 |
| JPH0789553B2 JPH0789553B2 (ja) | 1995-09-27 |
Family
ID=12894307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60051705A Expired - Lifetime JPH0789553B2 (ja) | 1985-03-15 | 1985-03-15 | バンプ電極型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789553B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321568A (ja) * | 1995-04-29 | 1996-12-03 | Anam Ind Co Inc | ソルダボールを入出力端子として使用する半導体パッケージの平坦化方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5422457U (ja) * | 1977-07-15 | 1979-02-14 |
-
1985
- 1985-03-15 JP JP60051705A patent/JPH0789553B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5422457U (ja) * | 1977-07-15 | 1979-02-14 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321568A (ja) * | 1995-04-29 | 1996-12-03 | Anam Ind Co Inc | ソルダボールを入出力端子として使用する半導体パッケージの平坦化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0789553B2 (ja) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3078646B2 (ja) | インジウムバンプの製造方法 | |
| US5401672A (en) | Process of bonding semiconductor wafers having conductive semiconductor material extending through each wafer at the bond areas | |
| CN100530581C (zh) | 一种利用互连结构制造半导体模块的方法 | |
| US4663529A (en) | Thermal imaging device and a method of manufacturing a thermal imaging device | |
| JPH0517708B2 (ja) | ||
| JPH04355086A (ja) | 電気接続要素の製造方法 | |
| JPS60217646A (ja) | バンプ電極形半導体装置の製造方法 | |
| JPS61210656A (ja) | バンプ電極型半導体装置の製造方法 | |
| US4025793A (en) | Radiation detector with improved electrical interconnections | |
| JP2002134541A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JP2672557B2 (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP2630232B2 (ja) | 多層配線基板の製造方法 | |
| JPH06188560A (ja) | プリント配線板の製造方法 | |
| JPH01122141A (ja) | バンプ電極形基板装置の製造方法 | |
| JP3003344B2 (ja) | 突起電極の形成方法 | |
| JPS60130846A (ja) | バンプ電極形半導体装置の製造方法 | |
| JPH06296081A (ja) | 多層配線基板の製造方法 | |
| JP2004087575A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JPH0590763A (ja) | プリント配線板及びその製造方法 | |
| JP3174012B2 (ja) | 光起電力装置の製造方法 | |
| JP2001284387A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JPS63291428A (ja) | 転写用バンプの形成方法 | |
| JPH01179345A (ja) | 半導体装置の製造方法 |