JPS61208965A - 副走査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は副走査装置、特に圧縮された符号化情報から得
られる画像情報を記録再生する線走査型の記録装置にお
ける副走査装置に関する。

〔従来の技術〕

２値化信号の走査線ごとのデータビット列をもつ一連の
データビット群からなる画像情報を、複数本分の走査線
分の画素を格納する総記憶容量をもつ記憶回路に順次書
き込み、書き込まれ九一連のデータビット群ｔ−読出指
示信号に応動して順次読み出して記録再生する線走査形
の記録装置がある。この記録装置において記憶回路に記
憶され几データビットの記憶量に応じて副走査を停止、
起動することによって圧縮率の変化に起因する記憶量の
残量が零に彦ることを防止している。従来の副走査装置
は記憶されたデータビットの残量が走査線１本分以下に
なった時、記憶回路の読み出しを停止し、副走査を停止
すると共に副走査のモータノ慣性力の影響をなくす為モ
ータをパックステップさせ、記憶回路に書き込まれ几デ
ータピットが総記憶容量に対し走査線１本分を残す記憶
量に達した時モータをスタートさせ前記停止位置に達し
た時再び読み出し及び副走査・記録を開始している。

〔発明が解決しようとする問題点〕

パックステップ、再起動等ハードウェアにて行っている
為、副走査、主走査との関連がなくま九回路規模が大急
くなりまた位置精度が出しにくいという欠点を有した。

本発明の目的は副走査の停止及び再起動時の過渡的な速
度変動による送りむらを防止する為、正確な位置決めを
行ないかつ小さい回路規模でこれｔ−実現する装置を提
供することである。

〔問題点を解決するための手段〕

本発明の副走査装置は、記録すべきデータを記録する記
憶回路と、その記憶量に応じた２値の検出信号を出力す
る記憶量検出回路と、各種制御のためのプログラムを記
憶し几ＲＯＭ・ＲＡＭと、そのプログラムにより副走査
の停止・起動、前記記憶回路からの読出し開始・停止な
どの制御を行う制御部と、基準パルスを出力する基準パ
ルス発生回路と、記録円筒、この記録円筒と同軸に配置
され主走査モータ、前記記録円筒と同軸に配置され位相
信号を発生するエンコーダ、副走査ステップモータ、こ
のモータにより回転する送りネジ、およびこの送りネジ
の回転で移動し記録光源および光学系を有する移動台を
持つ記録走査部と、前記記録走査部からの位相信号に応
じた位相パルスを出力する位相パルス発生回路と、副走
査モータ駆動回路と、前記記憶回路からのデータｔ−読
み出す読み出し回路と、前記記録走査部に記憶すべきア
ナログ信号を送出する記憶回路と、前記制御部からの副
走査モータ制御信号により前記副走査モータ駆動回路に
モータクロックを出力するモータクロック発生回路と、
同期クロック発生回路と、主走査モータ駆動回路と、前
記位相パルス発生回路からの前記位相パルスを計数する
カウンタ、前記位相パルスで起動して副走査モータクロ
ックを計数するカウンタ、および前記位相パルスで起動
し、前記記憶回路にデータを記憶中であることを示すデ
ータ有効信号が前記他方のレベルになるまで前記基準パ
ルスを計数するカウンタを持つ計数回路とを有し、前記
同期クロック発生回路の内部で発生したクロックパルス
から作成した書き込みアドレスによって、記録すべきデ
ータｔａ記記憶回路に順次書き込み、前記記憶量検出回
路は、前記記憶回路がその総記憶容量に達しない間はｚ
値の一方のレベルとなり、前記記憶回路がその総記憶容
量に達した時点で２値の他方のレベル、その後所定容量
以下に々ると繭記一方のレベルとなる検出信号を出力し
、この検出信号が前記他方のレベルになると前記制御部
は前記計数回路が内蔵する各種カウンタを起動させて前
記副走査装置を起動させ、前記記憶回路の記憶量が前記
所定容量以下になると、前記記憶量検出回路からの検出
信号が前記第一のレベルになり、この時点で前記制御部
は前記データ有効信号を前記第二のレベルにして前記記
憶回路の読み出しを停止し、前記検出信号が前記第一の
レベルになった時点直後の前記位相パルスの生起時点で
前記副走査モータ制御信号を前記第二のレベルにして前
記副走査モータ駆動回路による前記副走査ステップモー
タの駆動を停止し。

前記副走査モータ駆動回路は前記副走査モータクロック
の１パルスを完全に出力してから前記副走査ステップモ
ータを停止させ、このようにして前記記録走査部の記録
を停止し、その後、前記位相パルスの立上シから前記副
走査モータ制御信号の停止までの第一の時間を前記基準
パルスで計数した値、および前記位相パルスの生起時点
からその直後に前記データ有効信号が前記第二のレベル
になるまでの第二の時間を前記基準パルスで計数した値
を前記制御部が読み出して前記ＲＯＭ−ＲＡＭのＢ、Ａ
Ｍに格納しておすことにより、副走査の一時停止動作お
よび読み出しの一時停止動作を行い、前記制御部は前記
計数回路内蔵の前記位相パルスのカウンタに所定の走査
線数ｎ＋１をセットし、前記制御部は前記計数回路内蔵
の、前記位相パルスで起動し前記副走査モータクロック
が停止するまでの時間を計数するカウンタをセットし、
前記位相パルスの生起時点から位相パルスの周期と前記
第一の時間との差分の第三の時間経過後に前記副走査モ
ータ駆動回路に逆転駆動信号を送出し、前記計数回路が
前記走査線数ｎ　＋　１の計数を終了すると直ちに副走
査を停止し、ｈ＋１番目の前記位相パルスの生起時点か
ら前記副走査モータクロツタ停止までの第四の時間を計
数して前記制御部が読み取ることにより、前記副走査ス
テップモータが停止し几位置から定速で副走査を再開で
きるように所定量だけあらかじめ前記副走査ステップモ
ータを逆転させ、前記検出信号が前記第一のレベルにな
るまでの間、前記制御部は前記周期と前記第三の時間と
の差分の第五の時間を前記計数回路にセットし、前記第
二の時間を前記計数回路にセットし、前記検出信号が前
記第二のレベルになると、前記制御部は、前記位相パル
スの立上りから前記第五の時間経過後、前記モータクロ
ック発生回路に発生指示信号を送出し、前記副走査モー
タクロックｔ−前記副走査モータ駆動回路に送出し、前
記走査線数ｒｌ　＋　１　ｔ−空送りした時点で前記読
み出し回路の読み出しを開始し、前記記録走査部の記録
も開始し、前記位相パルスの生起時間から前記第五の時
間だけ前記副走査モータクロックの発生を遅らせ、副走
査停止時に記憶し几第二の時間だけ、ｎ番目の前記位相
パルスの立上りから遅れた時点で前記記録走査部の記録
を開始させることによって副走査と読み出しを再開する
ようにし几ことを特徴とする。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図で、記録す
べきデータを記録する記憶回路ｌと、その記憶量に応じ
た２値の検出信号を出力する記憶量検出回路２と、各種
制御のためのプログラムを記憶したＲＯＭ−ＲＡＭ４と
、そのプログラムにより副走査の停止・起動、記憶回路
ｌからの続出し開始・停止などの制御を行う制御部３と
、基準パルスを出力する基準パルス発生回路９と、記録
走査部２１と、記録走査部２１からの位相信号に応じた
位相パルス８１を出力する１位相パルス発生回路６と、
位相パルスＳｌで起動して基準パルスを計数する計数回
路７と、副走査モータ駆動回路５と、記憶回路ｌからの
データを読み出す読み出し回路１１と、記録走査部２１
に記憶すべきアナログ信号を送出する記憶回路１２と、
制御部３からの副走査モータ制御信号により副走査モー
タ駆動回路５にモータクロックを出力するモータクロッ
ク発生回路８と、同期クロック発生回路１３と、主走査
モータ駆動回路１０とを有する。記録走査部２１は、記
録円筒２０と、記録円筒２０と同軸に配置され主走査モ
ータ１８と、記録円筒２０と同軸に配置され位相信号を
発生する工／コーダ１８と、副走査ステップモータ１４
と、このモータにより回転する送りネジ１７と、送りネ
ジ１７の回転で移動し記録光源１５および光学系を有す
る移動台１６とを具備する。

まず、起動時の動作を説明する。同期クロνり発生回路
１３の内部で発生し几クロックパルスから作成した書き
込みアドレスによって、記録すべきデータを記憶回路ｌ
に順次書き込む。記憶量検出回路２は、記憶回路ｌがそ
の総記憶容量に達しない間はハイレベルとなり、記憶回
路ｌがその総記憶容量に達した時点でロウレベル、その
後所定容量以下になるとハイレベルとなる検出信号を出
力する。この検出信号がロウレベルになると制御部３は
計数回路７が内層する各種カウンタを起動させる。計数
回路７は、位相パルス発生回路６がラノ位相ハルス５１
を計数するカラ７り、位相パルスＳｌで起動して副走査
モータクロックを計数するカウンタ、位相パルスＳｌで
起動しデータ有効信号８２（記憶回路ｌにデータを記憶
中であることを示す）がｃＩ９レベルになるまで基準パ
ルスを計数するカウンタなどを具備する。

つぎに、１ＦＬａ図も参照して副走査の一時停止動作お
よび読み出しの一時停止動作について説明する。記憶回
路ｌに入力されるデータの圧縮率の低下などによってデ
ータが入力されない時間が増えると、記憶回路ｌの記憶
量が低下し、前記所定容量以下になると、記憶量検出回
路２からの検出信号がハイレベルになる。この時点で制
御部３はデ−タ有効信号８３をロウレベルにして記憶回
路ｌの読み出しを停止し、検出信号が・・イレベルにな
った時点直後の位相パルスの立上り時点で副走査モータ
制御信号上ロウレベルにして副走査モータ駆動回路５に
よる副走査ステップモータ１４の駆動を停止する。副走
査モータ駆動回路５は副走査モータクロックのｌパルス
を完全に出力してから副走査ステップモータ１４を停止
させる。このようにして記録走査部２１の記録を停止す
る。その後、位相パルスの立上すから副走査モータ制御
信号が停止（立下る〕までの時間ｔｌを基準パルスで計
数した値、および位相パルスの立上りからその直後にデ
ータ有効信号Ｓ３がロウレベルになるまでの時間ＴＭを
基準パルスで計数した値を制御部３が巳み出してＲＯＭ
＝ＲＡＭ４の凡人Ｍに格納しておく。

つぎに、第４図も参照して副走査の戻し動作について説
明する。この動作は、副走査ステップモータ１４が停止
し次位置から定速で副走査を再開できるように所定量だ
けあらかじめ副走査ステップモータ１４を逆転させる動
作である。制御部３は計数回路７内蔵の位相パルスのカ
ウンタに所定の走査線数ｎ＋ｌｉセットする。また、起
動時と同様に、制御部３は計数回路７内蔵の、位相パル
スで起動し副走査モータクロックが停止するまでの時間
を計数するカウンタをセットし、位相パルスの立上りか
ら時間Ｔ−ｔｌ（Ｔは位相パルスの周期）経過後に副走
査モータ駆動回路５に逆転駆動信号を送出する。計数回
路７が走査線数ｎ＋１の計数を終了すると直ちに副走査
を停止し、ｎ＋１番目の位相パルスの立上りから副走査
モータクロック停止までの時間ｔ２を計数して制御部３
が絖み取る。

つぎに、第５図も参照して副走査と読み出しの再開動作
について説明する。検出信号がハイレベルになるまでの
間、制御ｆｉ’１ｓ３Ｆｉ、時間Ｔ−ｔ２１計数回路７
にセットし、また、絖み出し再開すべき位置を規定する
時間ＴＭｔ−計数回路７にセットする。検出信号がロウ
レベルになると、制御部３は。

位相パルスの立上りから時間Ｔ−ｔ２経過後、モータク
ロック発生回路８に発生指示信号を送出し、副走査モー
タクロックを副走査モータ駆動回路５に送出する。走査
線数ｎ＋１を空送りし友時点で読み出し回路１１の読み
出しを開始し、記録走査部２１の記録も開始する。位相
パルスの立上りから時間Ｔ−ｔ２だけ副走査モータクロ
ックの発生を遅らせ、副走査停止時に記憶しｔ時間ＴＭ
だけ、ｎ番目の位相パルスの立上りから遅れｔ時点で記
録走査部２１の記録を開始させれば、記録動作は停止時
と同じ位相条件で再開することになる。

〔発明の効果〕

本発明は以上説明した様に副走査の停止、バックステッ
プ再起動をソフトウェアにより制御している為、速度変
動による送シむらを防止し、かつ敏速であＬ小規模な回
路構成で実現できるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第つに　舘
１笥　笛Ａ闘１−輸１−＾龜Ｉムー二１農ノミノグテヤ
ートである。 ｌ・・・・・・記憶回路、２・・・・・・記憶量検出回
路、３・・・・・・制御部、４・・・・・・ｌ（、ＯＭ
、ＲＡＭ、５・・・・・・副走査モータ駆動回路、６・
・・・・・位相パルス発生回路％７・・・・・・計数回
路、８・・・・・・モータクロツタ発生回路、９・・・
・・・基準パルス発生回路、１０・・・・・・主操作モ
ータ発生回路、１１・・・・・・読み出し回路、１２・
・・・・・記録回路、１３・・・・・・同期りａツク発
生回路、１４・・・・・・ステップモータ、１５・・・
・・・記録光源、１６・・・・・・移動台、１７・・・
・・・送りねじ、１Ｂ・・・・・・位相パルス信号発生
器、１９・・・・・・主走査モータ、２０・・・・・・
記録円筒、２１・・・・・・記録走査部。

Claims (1)

【特許請求の範囲】
1. 記録すべきデータを記録する記憶回路と、その記憶量に
   応じた２値の検出信号を出力する記憶量検出回路と、各
   種制御のためのプログラムを記憶したＲＯＭ−ＲＡＭと
   、そのプログラムにより副走査の停止・起動、前記記憶
   回路からの読出し開始・停止などの制御を行う制御部と
   、基準パルスを出力する基準パルス発生回路と、記録円
   筒、この記録円筒と同軸に配置され主走査モータ、前記
   記録円筒と同軸に配置され位相信号を発生するエンコー
   ダ、副走査ステップモータ、このモータにより回転する
   送りネジ、およびこの送りネジの回転で移動し記録光源
   および光学系を有する移動台を持つ記録走査部と、前記
   記録走査部からの位相信号に応じた位相パルスを出力す
   る位相パルス発生回路と、副走査モータ駆動回路と、前
   記記憶回路からのデータを読み出す読み出し回路と、前
   記記録走査部に記憶すべきアナログ信号を送出する記憶
   回路と、前記制御部からの副走査モータ制御信号により
   前記副走査モータ駆動回路にモータクロックを出力する
   モータクロック発出回路と、同期クロック発生回路と、
   主走査モータ駆動回路と、前記位相パルス発生回路から
   の前記位相パルスを計数するカウンタ、前記位相パルス
   で起動して副走査モータクロックを計数するカウンタ、
   および前記位相パルスで起動し、前記記憶回路にデータ
   を記憶中であることを示すデータ有効信号が前記他方の
   レベルになるまで前記基準パルスを計数するカウンタを
   持つ計数回路とを有し、前記同期クロック発生回路の内
   部で発生したクロックパルスから作成した書き込みアド
   レスによって、記録すべきデータを前記記憶回路に順次
   書き込み、前記記憶量検出回路は、前記記憶回路がその
   総記憶容量に達しない間は２値の一方のレベルとなり、
   前記記憶回路がその総記憶容量に達した時点で２値の他
   方のレベル、その後所定容量以下になると前記一方のレ
   ベルとなる検出信号を出力し、この検出信号が前記他方
   のレベルになると前記制御部は前記計数回路が内蔵する
   各種カウンタを起動させて前記副走査装置を起動させ、
   前記記憶回路の記憶量が前記所定容量以下になると、前
   記記憶量検出回路からの検出信号が前記第一のレベルに
   なり、この時点で前記制御部は前記データ有効信号を前
   記第二のレベルにして前記記憶回路の読み出しを停止し
   、前記検出信号が前記第一のレベルになった時点直後の
   前記位相パルスの生起時点で前記副走査モータ制御信号
   を前記第二のレベルにして前記副走査モータ駆動回路に
   よる前記副走査ステップモータの駆動を停止し、前記副
   走査モータ駆動回路は前記副走査モータクロックの１パ
   ルスを完全に出力してから前記副走差ステップモータを
   停止させ、このようにして前記記録走査部の記録を停止
   し、その後、前記位相パルスの立上りから前記副走査モ
   ータ制御信号の停止までの第一の時間を前記基準パルス
   で計数した値、および前記位相パルスの生起時点からそ
   の直後に前記データ有効信号が前記第二のレベルになる
   までの第二の時間を前記基準パルスで計数した値を前記
   制御部が読み出して前記ＲＯＭ・ＲＡＭのＲＡＭに格納
   しておすことにより、副走査の一時停止動作および読み
   出しの一時停止動作を行い、前記制御部は前記計数回路
   内蔵の前記位相パルスのカウンタに所定の走査線数ｎ＋
   １をセットし、前記制御部は前記計数回路内蔵の、前記
   位相パルスで起動し前記副走査モータクロックが停止す
   るまでの時間を計数するカウンタをセットし、前記位相
   パルスの生起時点から位相パルスの周期と前記第一の時
   間との差分の第三の時間経過後に前記副走査モータ駆動
   回路に逆転駆動信号を送出し、前記計数回路が前記走査
   線数ｎ＋１の計数を終了すると直ちに副走査を停止し、
   ｎ＋１番目の前記位相パルスの生起時点から前記副走査
   モータクロック停止までの第四の時間を計数して前記制
   御部が読み取ることにより、前記副走査ステップモータ
   が停止した位置から定速で副走査を再開できるように所
   定量だけあらかじめ前記副走査ステップモータを逆転さ
   せ、前記検出信号が前記第一のレベルになるまでの間、
   前記制御部は前記周期と前記第三の時間との差分の第五
   の時間を前記計数回路にセットし、前記第二の時間を前
   記計数回路にセットし、前記検出信号が前記第二のレベ
   ルになると、前記制御部は、前記位相パルスの立上りか
   ら前記第五の時間経過後、前記モータクロック発生回路
   に発生指示信号を送出し、前記副走査モータクロックを
   前記副走査モータ駆動回路に送出し、前記走査線数を空
   送りした時点で前記読み出し回路の読み出しを開始し、
   前記記録走査部の記録も開始し、前記位相パルスの生起
   時間から前記第五の時間だけ前記副走査モータクロック
   の発生を遅らせ、副走査停止時に記憶した第二の時間だ
   け、ｎ番目の前記位相パルスの立上クから遅れた時点で
   前記記録走査部の記録を開始させることによって副走査
   と読み出しを再開するようにしたことを特徴とする副走
   査装置。