JPS61208846A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61208846A JPS61208846A JP4930185A JP4930185A JPS61208846A JP S61208846 A JPS61208846 A JP S61208846A JP 4930185 A JP4930185 A JP 4930185A JP 4930185 A JP4930185 A JP 4930185A JP S61208846 A JPS61208846 A JP S61208846A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring layer
- layer
- film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、配線の周辺部上に絶縁膜を自己整合的に厚
く形成する半導体装置の製造方法に関する。
く形成する半導体装置の製造方法に関する。
従来の技術にお゛いては、配線層の周辺部は中心゛ 部
と同じ膜厚の絶縁物で被覆されていたため、例えばコン
タクトホールのような配線層上の絶縁物を開口する場合
、マスク合せ工程で、ずれが生じた場合配線下部にまで
、絶縁膜を開口してしまい、これによる不良がおこりが
ちであった。
と同じ膜厚の絶縁物で被覆されていたため、例えばコン
タクトホールのような配線層上の絶縁物を開口する場合
、マスク合せ工程で、ずれが生じた場合配線下部にまで
、絶縁膜を開口してしまい、これによる不良がおこりが
ちであった。
この様子を図で説明する。第４図（ａ）〜（ｅ）は従来
技術の例で、基板１上に酸化膜２を形成し、さらに加工
された配線３がある。この配線３は、絶縁膜４でおおわ
れている。（ｂ）は、これにレジスト７を塗布しマスク
合せ、露光、現像工程を終了し、コンタクトホール部７
を形成したものである。（ｂ）は、マスク合せが適正に
行なわれた例である。さらに（ｅ）では絶縁膜４をエツ
チングし、さらにレジスト６をハクリした断面図である
。このあと、さらに第２の配線層を形成すれば第１の配
線層と適正な接続が得られる。
技術の例で、基板１上に酸化膜２を形成し、さらに加工
された配線３がある。この配線３は、絶縁膜４でおおわ
れている。（ｂ）は、これにレジスト７を塗布しマスク
合せ、露光、現像工程を終了し、コンタクトホール部７
を形成したものである。（ｂ）は、マスク合せが適正に
行なわれた例である。さらに（ｅ）では絶縁膜４をエツ
チングし、さらにレジスト６をハクリした断面図である
。このあと、さらに第２の配線層を形成すれば第１の配
線層と適正な接続が得られる。
第（ｄ） 、 （ｅ）図は、マスク合せが適正に行なわ
れなかった場合で、（ｄ）のレジスト６の開口部７の一
部は配線層３の周辺部をはづれている。この後エツチン
グ、レジスト、ハクリ後の（ｅ）では、マスクの合せズ
レにより、コンタクト開口部７が基板１にまで達してい
る。この後、第２の配線層を形成しようとすると、この
配線層と基板１は部分８でショートシてしまう。
れなかった場合で、（ｄ）のレジスト６の開口部７の一
部は配線層３の周辺部をはづれている。この後エツチン
グ、レジスト、ハクリ後の（ｅ）では、マスクの合せズ
レにより、コンタクト開口部７が基板１にまで達してい
る。この後、第２の配線層を形成しようとすると、この
配線層と基板１は部分８でショートシてしまう。
そこで、このようなマスクずれから来る不良から、半導
体素子を救済するには、配線層周辺部で、絶縁膜を厚く
堆積することが重要であると考えられる。
体素子を救済するには、配線層周辺部で、絶縁膜を厚く
堆積することが重要であると考えられる。
この発明は、上述した従来技術の欠点を改良したもので
配線の周辺部上に絶Ｒ膜を自己整合的に厚く形成する半
導体装置の製造方法を提供することを目的とする。
配線の周辺部上に絶Ｒ膜を自己整合的に厚く形成する半
導体装置の製造方法を提供することを目的とする。
半導体基板上に比較的厚めに配線層を形成し、絶縁物を
堆積した後配線層上部が露出するまで一様に絶縁物をエ
ツチングすると、配線ノー側部と、配線層のない部分に
は絶縁膜層が残っている状態になる。ここで、絶縁物を
マスクに所望の厚さになるまで配線層をエツチングする
と、配線層側部の絶縁膜が、新たな段差となる。ここで
、さらに第２０Ｐ、壁膜を堆積することによシ、第１の
絶縁膜の段差側部即ち、配線層の周辺部に厚い絶縁膜層
を形成することができる。
堆積した後配線層上部が露出するまで一様に絶縁物をエ
ツチングすると、配線ノー側部と、配線層のない部分に
は絶縁膜層が残っている状態になる。ここで、絶縁物を
マスクに所望の厚さになるまで配線層をエツチングする
と、配線層側部の絶縁膜が、新たな段差となる。ここで
、さらに第２０Ｐ、壁膜を堆積することによシ、第１の
絶縁膜の段差側部即ち、配線層の周辺部に厚い絶縁膜層
を形成することができる。
以上の工程で作られた構造上に、コンタクトホール部を
開口しようとする場合に、マスクの合せずれが生じてし
まった場合を第２図（ａ）〜（Ｃ）に示す。
開口しようとする場合に、マスクの合せずれが生じてし
まった場合を第２図（ａ）〜（Ｃ）に示す。
即ち、第２図（ａ）は、本発明にしたがって作られた、
配ａ３上の絶縁膜４．５の構造を示す。この後、レジス
トのバター二／グの際、マスク合せずれが生じた場合を
示したのが（ｂ）図である。この後絶縁膜のエツチング
後レジストをハクリした状態を（Ｃ）図に示す。この場
合従来例では、コンタクト孔底部は、基板に達してしま
うが、本発明で示した方法を用いると、配線層周辺の厚
い絶縁膜のために、コンタクト孔底部９は、基板１に達
することが防がれる。したがって、コンタクトのマスク
合せずれによる不良が防げることになる。
配ａ３上の絶縁膜４．５の構造を示す。この後、レジス
トのバター二／グの際、マスク合せずれが生じた場合を
示したのが（ｂ）図である。この後絶縁膜のエツチング
後レジストをハクリした状態を（Ｃ）図に示す。この場
合従来例では、コンタクト孔底部は、基板に達してしま
うが、本発明で示した方法を用いると、配線層周辺の厚
い絶縁膜のために、コンタクト孔底部９は、基板１に達
することが防がれる。したがって、コンタクトのマスク
合せずれによる不良が防げることになる。
本発明を用いれば、例えば、ゲートのような微細なパタ
ーン上にも、直接コンタクト開口ができるので、素子の
集積度を飛躍的に向上させることができる。
ーン上にも、直接コンタクト開口ができるので、素子の
集積度を飛躍的に向上させることができる。
第３図（ａ）〜（ｅ）に、本発明の実施例を示す。第３
図（ａ）は、半導体基板１上尤熱酸化膜を例えば２００
人形成した後、配線層例えばポリシリコンを６０００え
〜５ｏｏｏＬ堆積させた後、フォトマスクエ堤、エツチ
ング工程により配線層を形成した所である。
図（ａ）は、半導体基板１上尤熱酸化膜を例えば２００
人形成した後、配線層例えばポリシリコンを６０００え
〜５ｏｏｏＬ堆積させた後、フォトマスクエ堤、エツチ
ング工程により配線層を形成した所である。
この後第１絶縁膜層を例えば５ｏｏｏ〜１００００１堆
積あるいは塗布した時の段面図を（ｂ）に示す。この場
合、第１絶縁膜の膜厚は、配線３の段差側部、配線３の
ない部分、配線３上部の順に薄くなっている。
積あるいは塗布した時の段面図を（ｂ）に示す。この場
合、第１絶縁膜の膜厚は、配線３の段差側部、配線３の
ない部分、配線３上部の順に薄くなっている。
この状態で、配線層上部が露出するまで、絶縁膜を、エ
ツチングすると、絶縁膜の厚さのちがいから、配線３側
部には、絶縁膜の側壁が残ることになる。この様子を（
ｃ）図に示す。
ツチングすると、絶縁膜の厚さのちがいから、配線３側
部には、絶縁膜の側壁が残ることになる。この様子を（
ｃ）図に示す。
ここで、配線３を絶縁膜４をマスクにして、一様にエツ
チングする。この時、絶縁膜４がマスクになるためには
、エツチングする量にもよるが、配線層３より５倍以上
耐エツチング性にすぐれていることが望ましい。そして
、所望の膜厚外例えば３０００〜４０００Ａを残して配
線層３のエツチングを終了したところを示したのが（ｄ
）図である。ここでは、（Ｃ）図に示した絶縁膜４の側
壁が、突起状となっている。次に、第２絶縁膜５を堆積
した場合には、この突起の内側即ち、配線層３の周辺部
て厚く、配線層３の中心部に薄い絶縁物が形成される（
（ｅ）図）。
チングする。この時、絶縁膜４がマスクになるためには
、エツチングする量にもよるが、配線層３より５倍以上
耐エツチング性にすぐれていることが望ましい。そして
、所望の膜厚外例えば３０００〜４０００Ａを残して配
線層３のエツチングを終了したところを示したのが（ｄ
）図である。ここでは、（Ｃ）図に示した絶縁膜４の側
壁が、突起状となっている。次に、第２絶縁膜５を堆積
した場合には、この突起の内側即ち、配線層３の周辺部
て厚く、配線層３の中心部に薄い絶縁物が形成される（
（ｅ）図）。
第１図（ａ）〜（ｅｌは、特許請求の範囲第２項を用い
た例である。説明は、第３図（ａ）〜（ｅ）のものと同
じである。ただし、第１図（ｂ）は、配線層３による段
差上部には他の部分と比べて、膜厚がイ以下になるよう
な絶縁膜の堆積方法例えばバイアス・スパッタや樹脂系
絶縁膜の塗布を用いた場合である。
た例である。説明は、第３図（ａ）〜（ｅ）のものと同
じである。ただし、第１図（ｂ）は、配線層３による段
差上部には他の部分と比べて、膜厚がイ以下になるよう
な絶縁膜の堆積方法例えばバイアス・スパッタや樹脂系
絶縁膜の塗布を用いた場合である。
この時は絶縁膜４を全面エツチングすると、配線層３と
ほぼ平らにすることが出来る。これを第１図（Ｃ）に示
す。以下第３図（ｄ） （ｅ）で示したのと同じ方法を
用いることにより、第１図（ｅ）のような形状にするこ
とが出来る。これは、配線層中央部のみ薄い絶縁膜で被
われた形状をしているので、さらにコンタクトのマスク
の合せズレに強い構造になっている。配線層とさらに上
層の配線層とのみ接続する場合例えば、１層目のＭ配線
と２層目のＡｌ配線との接続等に有利である。
ほぼ平らにすることが出来る。これを第１図（Ｃ）に示
す。以下第３図（ｄ） （ｅ）で示したのと同じ方法を
用いることにより、第１図（ｅ）のような形状にするこ
とが出来る。これは、配線層中央部のみ薄い絶縁膜で被
われた形状をしているので、さらにコンタクトのマスク
の合せズレに強い構造になっている。配線層とさらに上
層の配線層とのみ接続する場合例えば、１層目のＭ配線
と２層目のＡｌ配線との接続等に有利である。
なお、配線材料としては、多結晶シリコンを用いて説明
したが、この他、アルミニウム、タングステン、モリブ
デン及びこれらのシリサイド等半導体配線材料となるも
のならなんでもよい。
したが、この他、アルミニウム、タングステン、モリブ
デン及びこれらのシリサイド等半導体配線材料となるも
のならなんでもよい。
絶縁膜材料についても同様で％８ｉ０２ 、 ＳｉＮ
、υツガラス、ポリマー等でもかまわない。又、堆積方
法についてもＣＶＤ法、ＬＰ−ＣＶＤ法、プラズマＣＶ
Ｄ法、バイアス・スパッタ法、等でも良いし、塗布する
タイプでも可能である。
、υツガラス、ポリマー等でもかまわない。又、堆積方
法についてもＣＶＤ法、ＬＰ−ＣＶＤ法、プラズマＣＶ
Ｄ法、バイアス・スパッタ法、等でも良いし、塗布する
タイプでも可能である。
エツチング方法に関しても配線層と絶縁膜との選択比が
十分とれるなら、どんな方法でも良い。
十分とれるなら、どんな方法でも良い。
第１図（ａ）〜（ｅ）は本発明の実施例で工程ごとの断
面図、第２図（ａ）〜（Ｃ）はマスク合せずれが発生し
た場合を示す断面図、第３図（ａ）〜（ｅ）は他の実施
例を示す断面図、第４図（ａｌ〜（ｅ）は従来例を説明
する断面図である。 図において １・・・半導体基板、 ２・・・酸化膜、 ３・・・配線層、 ４・・・第１絶縁膜、 ５・・・第２絶縁膜。 代理人 弁理士 則近憲佑 （他１名）第１図 第２図
面図、第２図（ａ）〜（Ｃ）はマスク合せずれが発生し
た場合を示す断面図、第３図（ａ）〜（ｅ）は他の実施
例を示す断面図、第４図（ａｌ〜（ｅ）は従来例を説明
する断面図である。 図において １・・・半導体基板、 ２・・・酸化膜、 ３・・・配線層、 ４・・・第１絶縁膜、 ５・・・第２絶縁膜。 代理人 弁理士 則近憲佑 （他１名）第１図 第２図
Claims (2)
- （１）半導体基板上に配線を加工した後半導体基板全面
を第１の絶縁膜で被う工程と、前記配線層の上層が露出
するまで、前記第１絶縁膜をエッチングする工程と、前
記第１の絶縁膜との選択性のすぐれたエッチング方法に
より、前記配線層をエッチングし配線層の膜厚を薄くす
る工程と、この全体に第２の絶縁膜を形成する工程とを
備えたことを特徴とする半導体装置の製造方法。 - （２）配線層が存在しない領域と配線上の領域における
第１の絶縁膜の膜厚の比が少なくとも２倍以上の第１の
絶縁膜を使用することを特徴とする前記特許請求の範囲
第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4930185A JPH063803B2 (ja) | 1985-03-14 | 1985-03-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4930185A JPH063803B2 (ja) | 1985-03-14 | 1985-03-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61208846A true JPS61208846A (ja) | 1986-09-17 |
| JPH063803B2 JPH063803B2 (ja) | 1994-01-12 |
Family
ID=12827108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4930185A Expired - Lifetime JPH063803B2 (ja) | 1985-03-14 | 1985-03-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063803B2 (ja) |
-
1985
- 1985-03-14 JP JP4930185A patent/JPH063803B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH063803B2 (ja) | 1994-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5500080A (en) | Process of forming contact holes | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JPH02172261A (ja) | 半導体装置の製造方法 | |
| JPS61208846A (ja) | 半導体装置の製造方法 | |
| JPH01303742A (ja) | 半導体装置 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPH0476207B2 (ja) | ||
| JPH02105529A (ja) | 半導体装置の製造方法 | |
| JPH04345053A (ja) | 半導体装置の製造方法 | |
| JPH06283688A (ja) | 半導体装置の製造方法 | |
| KR100268896B1 (ko) | 커패시터및그의제조방법 | |
| JP2536473B2 (ja) | 半導体装置の製造方法 | |
| JPH04354122A (ja) | 半導体装置の製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPS62115746A (ja) | 半導体集積回路装置 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH0590198A (ja) | 半導体装置の製造方法 | |
| JPH0123944B2 (ja) | ||
| JPH02134847A (ja) | 半導体装置とその製造方法 | |
| JPH05136277A (ja) | 金属配線コンタクト形成方法 | |
| JPH04298039A (ja) | 半導体装置およびその製造方法 | |
| JPH03178150A (ja) | 半導体装置及びその製造方法 |