JPS61207177A - 多出スイツチングレギユレ−タ - Google Patents
多出スイツチングレギユレ−タInfo
- Publication number
- JPS61207177A JPS61207177A JP60045737A JP4573785A JPS61207177A JP S61207177 A JPS61207177 A JP S61207177A JP 60045737 A JP60045737 A JP 60045737A JP 4573785 A JP4573785 A JP 4573785A JP S61207177 A JPS61207177 A JP S61207177A
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching
- converter
- switching regulator
- converters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、スイッチングレギュレータ、特に多出力でか
つ高出力のスイッチングレギュレータに関する。
つ高出力のスイッチングレギュレータに関する。
（従来技術）
例えば複写機においては高速化５多機能化に伴い、スイ
ッチングレギュレータも高出力化が望まれている。
ッチングレギュレータも高出力化が望まれている。
従゛来、複写機、プリンター等に用いられる多出力電源
は、第３図、第４図に示す様な構造となっていた。
は、第３図、第４図に示す様な構造となっていた。
＠３図の様に構成した場合、すべての出・力をスイッチ
ングトランジスタＱｔでコンバータ用トランスＴｌをオ
ン・オフする事により得ている為Ｑ１に流れる電流は過
大なものとなる。
ングトランジスタＱｔでコンバータ用トランスＴｌをオ
ン・オフする事により得ている為Ｑ１に流れる電流は過
大なものとなる。
従って、一般的なスイッチングレギュレータ用のトラン
ジスタの使用は不可能となり特殊な高出力用のトランジ
スタしか使用出来ない。特殊なトランジスタは一般的な
ものに比べると非常に高価であり結果的にスイッチング
レギュレータを高価にしてしまう。
ジスタの使用は不可能となり特殊な高出力用のトランジ
スタしか使用出来ない。特殊なトランジスタは一般的な
ものに比べると非常に高価であり結果的にスイッチング
レギュレータを高価にしてしまう。
又、大電流がオン・オフされる為大きなノイズを発生し
、電磁妨害の原因となる問題がある。又、コンバータ用
トランスも多出力大容量である為、大型のコアを用いな
くてはならず、一般的なものに比べ、はるかに高価とな
る。しかもこれは大型である為１次巻線と２次巻線の納
会が疎となり、スイッチングトランジスタＱｌがオン・
オフする時のノイズが大となり電磁妨害の原因となって
いる。
、電磁妨害の原因となる問題がある。又、コンバータ用
トランスも多出力大容量である為、大型のコアを用いな
くてはならず、一般的なものに比べ、はるかに高価とな
る。しかもこれは大型である為１次巻線と２次巻線の納
会が疎となり、スイッチングトランジスタＱｌがオン・
オフする時のノイズが大となり電磁妨害の原因となって
いる。
尚、この回路において、Ｄ８、Ｄ８、Ｄ５、Ｄ７は整流
用ダイオード、Ｄ２、Ｄ４、Ｄ６、Ｄ８は転流用ダイオ
ード、Ｌｌ、Ｒ２、Ｒ３、Ｒ４は平滑用インダクタ、Ｃ
８、Ｃ２、Ｃ３、Ｃ４は平滑用コンデンサ、Ｒ１％Ｒ２
、Ｒ３、Ｒ４は出力１〜４のダミー抵抗である。またＩ
Ｃは制御用のものであり、１１番端子からドライバーＱ
３を経てトランスＴ２を励磁し、スイッチングトランジ
スタＱ１を制−する。
用ダイオード、Ｄ２、Ｄ４、Ｄ６、Ｄ８は転流用ダイオ
ード、Ｌｌ、Ｒ２、Ｒ３、Ｒ４は平滑用インダクタ、Ｃ
８、Ｃ２、Ｃ３、Ｃ４は平滑用コンデンサ、Ｒ１％Ｒ２
、Ｒ３、Ｒ４は出力１〜４のダミー抵抗である。またＩ
Ｃは制御用のものであり、１１番端子からドライバーＱ
３を経てトランスＴ２を励磁し、スイッチングトランジ
スタＱ１を制−する。
第４図の様に構成した場合ＴｌとＴ２とで出力を分担し
合うのでスイッチングトランジスタＱ１゜Ｃ２及び、コ
ンバータ用トランスは一般的なものが使用可となるが、
制御部が２個（ＩＣ１，ＩＣ２）必要な事、又Ｑ１とＣ
２が同時にオンする事が必ず有るので、その時に大電流
が流れることＫなり、ノイズの発生は大となる。さらに
ＩＣが２１＠必要なことから高価なものとなる。
合うのでスイッチングトランジスタＱ１゜Ｃ２及び、コ
ンバータ用トランスは一般的なものが使用可となるが、
制御部が２個（ＩＣ１，ＩＣ２）必要な事、又Ｑ１とＣ
２が同時にオンする事が必ず有るので、その時に大電流
が流れることＫなり、ノイズの発生は大となる。さらに
ＩＣが２１＠必要なことから高価なものとなる。
ノイズが大きい事はこれを抑える為、高性能なノイズフ
ィルターを必要としスイッチングレギュレータを更に高
価なものとしている。
ィルターを必要としスイッチングレギュレータを更に高
価なものとしている。
（目的）
本発明はこの様な従来例の欠点を解消し、ノイスカ少な
く多出力、高容量のスイッチングレギュレータを小屋で
低コストに提供することを目的とするものである。
く多出力、高容量のスイッチングレギュレータを小屋で
低コストに提供することを目的とするものである。
（構成）
そのために本発明は、スイッチング素子を各々タイミン
グの異なる同一周波数の駆動信号により駆動すると共に
、１つのコンバータ回路の出力を検出し、その検出出力
に応じて全てのコンバータ回路のスイッチング素子のオ
ン・オフ比を変化させ、所望の出力を得る様にしたこと
を特徴とするものである。
グの異なる同一周波数の駆動信号により駆動すると共に
、１つのコンバータ回路の出力を検出し、その検出出力
に応じて全てのコンバータ回路のスイッチング素子のオ
ン・オフ比を変化させ、所望の出力を得る様にしたこと
を特徴とするものである。
以下１本発明の各冥施例を＄１図、第２図に基づき説明
する。尚、従来例と同一個所は同一符号とする。
する。尚、従来例と同一個所は同一符号とする。
第１図は、第１実施例を示す回路図である。
出力１，２を出力する第１のＤＣ−ＤＣコ／バータ、出
力３．４を出力する第２のＤＣ、ＤＣコンバータ、及び
単一の制一部により構成されている。制一部はスイッチ
ングレギュレータ用ＩＣ（ＴＩ社Ｉｆ！４９４）を主と
して構成されている。このＩＣは１３番端子をｒＨＪに
する事により出力８番、１１番はプッシュプル動作をす
る様になっている。
力３．４を出力する第２のＤＣ、ＤＣコンバータ、及び
単一の制一部により構成されている。制一部はスイッチ
ングレギュレータ用ＩＣ（ＴＩ社Ｉｆ！４９４）を主と
して構成されている。このＩＣは１３番端子をｒＨＪに
する事により出力８番、１１番はプッシュプル動作をす
る様になっている。
この動作を説明すると、出力４を可変抵抗Ｒ４で適宜に
分圧し、制御用ＩＣに内蔵される誤差増幅器の片側に入
力させる（端子１）。誤差増幅器の反対側はＩＣに内蔵
される基準電圧がＦＬｔ２・Ｒ１３で分圧されたものが
入力されているので（端子２）端子１に入力される出力
４の情報により端子８、及び１１より一定の周波数（ａ
、、Ｃ，により決定される）で適宜なパルス幅が出力さ
れる。しかも、これらのパルスは位相が１８０°ずれて
いる。なお、このＩＣの詳しい説明は１” Ｉ社発行の
アプリケ−ショア ／ −） （’Ｉ’ＩＡ ＮＱＶ
２０１９７９ Ｎ０Ａ−００７）Ｋ述”（られているの
で、ここでは省略する。
分圧し、制御用ＩＣに内蔵される誤差増幅器の片側に入
力させる（端子１）。誤差増幅器の反対側はＩＣに内蔵
される基準電圧がＦＬｔ２・Ｒ１３で分圧されたものが
入力されているので（端子２）端子１に入力される出力
４の情報により端子８、及び１１より一定の周波数（ａ
、、Ｃ，により決定される）で適宜なパルス幅が出力さ
れる。しかも、これらのパルスは位相が１８０°ずれて
いる。なお、このＩＣの詳しい説明は１” Ｉ社発行の
アプリケ−ショア ／ −） （’Ｉ’ＩＡ ＮＱＶ
２０１９７９ Ｎ０Ａ−００７）Ｋ述”（られているの
で、ここでは省略する。
何らかの原因で直流人力Ｅｌが変化（Ｅｌは一般的に商
用交流入力が整流平滑されたもので、この交流入力の変
化、又出力１〜出力４の負荷ｔｍによる変動等）シた時
、出力４の出力電圧が変化しようとするが前述した様に
、この変化が劃−用ＩＣの誤差増幅器に入力され、出力
端子８，１１０パルス幅を変化させ、出力４の出力電圧
を一定にしようとする動作を行う。
用交流入力が整流平滑されたもので、この交流入力の変
化、又出力１〜出力４の負荷ｔｍによる変動等）シた時
、出力４の出力電圧が変化しようとするが前述した様に
、この変化が劃−用ＩＣの誤差増幅器に入力され、出力
端子８，１１０パルス幅を変化させ、出力４の出力電圧
を一定にしようとする動作を行う。
出力３は出力４と同じコンバータトランスＴ２により出
力されているので出力４と同様に補正され、Ｅｌが変動
しても出力電圧は変動しない。
力されているので出力４と同様に補正され、Ｅｌが変動
しても出力電圧は変動しない。
一方、出力１，２は別コンバータトランスｒｒｌより出
力されるが、このスイッチングオン、オフ比はＴ、と同
様に制御される（制御用ＩＣＩ １番端子の出力パルス
のオン・オフ比は８番端子と全（同じである）ので６里
が変動しても出力１，２の出力電圧は出力３，４の出力
電圧と同様変動する事がない。
力されるが、このスイッチングオン、オフ比はＴ、と同
様に制御される（制御用ＩＣＩ １番端子の出力パルス
のオン・オフ比は８番端子と全（同じである）ので６里
が変動しても出力１，２の出力電圧は出力３，４の出力
電圧と同様変動する事がない。
又、８番、１１番の出力パルスはその位相が１８０６ず
れ、又同時に出力されない様（各出力のオン・オフ比は
５０％以下）制御されているので、ＱｌとＣ２は同時に
オンする事なくＥｌより過大な電流が断続して流出する
事は無い。
れ、又同時に出力されない様（各出力のオン・オフ比は
５０％以下）制御されているので、ＱｌとＣ２は同時に
オンする事なくＥｌより過大な電流が断続して流出する
事は無い。
この様子を従来例と比較して第５図に示す。
第５図において、α）は本発明においてＥｌより流れる
［流、ｈ）は同、Ｑｌを流れる電流、 Ｃ）は同、Ｃ２
を流れる［流を示し、またＣ３）は第３図の従来例にお
いてＥｌより流れるｔｆｉ、ｈ３）は同、Ｑｌを流れる
電流を示す。またＣ４）は第４図の従来例においてＥｌ
より流れる１を流、６４）は同、Ｑｌより流れる電流、
Ｃ４）は同、Ｃ３より流れる電流を示す。
［流、ｈ）は同、Ｑｌを流れる電流、 Ｃ）は同、Ｃ２
を流れる［流を示し、またＣ３）は第３図の従来例にお
いてＥｌより流れるｔｆｉ、ｈ３）は同、Ｑｌを流れる
電流を示す。またＣ４）は第４図の従来例においてＥｌ
より流れる１を流、６４）は同、Ｑｌより流れる電流、
Ｃ４）は同、Ｃ３より流れる電流を示す。
第３図に示す従来例の場合は、Ｔ１より全ての出力を得
ているので、Ｑｌを流れるｉｔｓは略２倍となり、従つ
−Ｃ大電流が断続してＥｌより流出する事となりノイズ
の発生が大となる。又、第４図に示す従来例の場合でも
必ずＱｌとＣ２が同時にオンする事があり第３図の従来
例と同様ノイズの発生が大となる。又、この場合、スイ
ッチングトランジスタを駆動する周波数が全く同一にす
る事が出来ないので周波数の差によるビートも発生する
。
ているので、Ｑｌを流れるｉｔｓは略２倍となり、従つ
−Ｃ大電流が断続してＥｌより流出する事となりノイズ
の発生が大となる。又、第４図に示す従来例の場合でも
必ずＱｌとＣ２が同時にオンする事があり第３図の従来
例と同様ノイズの発生が大となる。又、この場合、スイ
ッチングトランジスタを駆動する周波数が全く同一にす
る事が出来ないので周波数の差によるビートも発生する
。
これは従来例の項で説明した通りである。
次に第２図に示す他の実施例を説明する。
この例は、第１図の実施例に比べ、スイッチングトラン
ジスタを駆動するパルストランスｌ［１３をプッシュプ
ル動作とし、第１図ではパルストランスを２個使用して
いたものを１個にした例である。
ジスタを駆動するパルストランスｌ［１３をプッシュプ
ル動作とし、第１図ではパルストランスを２個使用して
いたものを１個にした例である。
ＶＣＣは、制御回路用、パルストランス駆動用のＥｌと
は別の補助電源である。
は別の補助電源である。
Ｑｌ、 Ｃ２のベース駆動回路について更に説明する。
制御用ＩＣの８及び１１番端子からは、出力４の出力電
圧に応じたパルス幅出力が出力されるのは前述の通りで
あるが、実際Ｑｌ、 Ｑｚのオン・オフ比はこれと異な
っている。
圧に応じたパルス幅出力が出力されるのは前述の通りで
あるが、実際Ｑｌ、 Ｑｚのオン・オフ比はこれと異な
っている。
その理由はＱｌ 、 Ｃ２のストレイシタイム（蓄積時
間：ペース駆動信号が除去されてからトランジスタがオ
フする迄の時間）による。
間：ペース駆動信号が除去されてからトランジスタがオ
フする迄の時間）による。
ストレイシタイムはトランジスタのベース電流及びコレ
クター電流により変化し、ベース電流が多い程長く又、
コレクター電流が少ない程長くなる。
クター電流により変化し、ベース電流が多い程長く又、
コレクター電流が少ない程長くなる。
第１．第２図の実施例でＱｌ、Ｃ２０ベース屯流はＶＣ
Ｃ及びＴ３．１”４巻数比により決定されるのでＱｌ、
Ｃ２のベース電流を同一とする事が可能ではあるが、Ｑ
ｌ、Ｃ２のコレクター１を流は、出力１，２、出力３゜
４の出力盲、流により変化する。
Ｃ及びＴ３．１”４巻数比により決定されるのでＱｌ、
Ｃ２のベース電流を同一とする事が可能ではあるが、Ｑ
ｌ、Ｃ２のコレクター１を流は、出力１，２、出力３゜
４の出力盲、流により変化する。
例えば、出力１．２が軽負荷状態で、出力３゜４が定格
負荷状態を考える。即ちＱｌのコレクター電流が少なり
、Ｃ２のコレクターｔｆ＆が多い場合である。この時Ｑ
２のストレイシタイムはほとんど無く制（ＩＩｃより出
力パルス幅とＣ２のパルス幅とは同一である。
負荷状態を考える。即ちＱｌのコレクター電流が少なり
、Ｃ２のコレクターｔｆ＆が多い場合である。この時Ｑ
２のストレイシタイムはほとんど無く制（ＩＩｃより出
力パルス幅とＣ２のパルス幅とは同一である。
ところがＱｌのコレクター電流が少ないのでストレイシ
タイムが有り、Ｑｌのオンする時間はＩＣより出力され
る時間とストレイシタイムの和となるので出力１，２の
出力電圧は、所望の（［より大きくなる。又、逆に出力
１，２の出力電流が少なく、出力３，４の出力を流が少
ない場合は逆に出力１゜２の出力電圧が低下する。
タイムが有り、Ｑｌのオンする時間はＩＣより出力され
る時間とストレイシタイムの和となるので出力１，２の
出力電圧は、所望の（［より大きくなる。又、逆に出力
１，２の出力電流が少なく、出力３，４の出力を流が少
ない場合は逆に出力１゜２の出力電圧が低下する。
この不都合を解決する為にＱｌ 、 Ｃ２のベース回路
にストレイシタイム解消用として、ダイオードＤ９、Ｄ
ＩＧコンデンサＣ５，Ｃ，が挿入されている。
にストレイシタイム解消用として、ダイオードＤ９、Ｄ
ＩＧコンデンサＣ５，Ｃ，が挿入されている。
Ｃ，、Ｃ，によりＩＣよりの制御１１１信号がオフした
時Ｑｌ、Ｑ２に逆バイアス電圧を印加し、Ｄ９ｔＤＩＯ
よりストレイシタイムの原因となっているペース蓄積電
荷の放出を促進する事によりストレイシタイムの解消を
図っている。
時Ｑｌ、Ｑ２に逆バイアス電圧を印加し、Ｄ９ｔＤＩＯ
よりストレイシタイムの原因となっているペース蓄積電
荷の放出を促進する事によりストレイシタイムの解消を
図っている。
以上の符加回路を追加する事によりストレイシタイムに
よる不適合を解決出来るので制御回路を２個設ける事な
く高出力、多出力スイッチングレギュレータを構成出来
る。
よる不適合を解決出来るので制御回路を２個設ける事な
く高出力、多出力スイッチングレギュレータを構成出来
る。
又、スイッチングトランジスタとして、ストレイシタイ
ムの極少なパワーＭＯ８，ＦＥＴをＱｌ−Ｃ２として使
用しても前記目的を達成出来る。
ムの極少なパワーＭＯ８，ＦＥＴをＱｌ−Ｃ２として使
用しても前記目的を達成出来る。
（効朱）
本発明は以上述べた通りのものであり、本発明に係るス
イッチングレギュレータによれば、ノイズの少ない高出
力、多出力のスイッチングレギュレータを小型且つ低コ
ストで実現出来る。
イッチングレギュレータによれば、ノイズの少ない高出
力、多出力のスイッチングレギュレータを小型且つ低コ
ストで実現出来る。
４、面の簡単な説明
第１図、第２図は、本発明のそれぞれ異なる実施例に係
る多出力スイッチングレギュレータの回路図、第３図、
第４図は、それぞれ異なる従来例に係る多出力スイッチ
ングレギュレータの回路図、第５図α）〜Ｃ４）は、電
流波形比較図である。
る多出力スイッチングレギュレータの回路図、第３図、
第４図は、それぞれ異なる従来例に係る多出力スイッチ
ングレギュレータの回路図、第５図α）〜Ｃ４）は、電
流波形比較図である。
Ｑｌ、Ｑ２・・・・・・スイッチング素子ｓ”’ｉｓ”
２・・・・・・トランス。
２・・・・・・トランス。
第１図
第２図
第３図
Claims (1)
- スイッチング素子とトランスと該トランスの２次側に接
続される整流部を備え直流入力を交流に変換して変圧し
、整流するコンバータ回路を複数設けた多出力スイッチ
ング電源においてスイッチング素子を、各々タイミング
の異なる同一周波数の駆動信号により駆動すると共に、
１つのコンバータ回路の出力を検出し、その検出出力に
応じて全てのコンバータ回路のスイッチング素子のオン
、オフ比を変化させ所望の出力を得る様にしたことを特
徴とする多出力スイッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60045737A JPS61207177A (ja) | 1985-03-09 | 1985-03-09 | 多出スイツチングレギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60045737A JPS61207177A (ja) | 1985-03-09 | 1985-03-09 | 多出スイツチングレギユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61207177A true JPS61207177A (ja) | 1986-09-13 |
Family
ID=12727631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60045737A Pending JPS61207177A (ja) | 1985-03-09 | 1985-03-09 | 多出スイツチングレギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61207177A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145086U (ja) * | 1988-03-30 | 1989-10-05 |
-
1985
- 1985-03-09 JP JP60045737A patent/JPS61207177A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145086U (ja) * | 1988-03-30 | 1989-10-05 | ||
| JPH0527837Y2 (ja) * | 1988-03-30 | 1993-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445599B1 (en) | Ripple canceling, soft switching isolated DC/DC converters with reduced voltage stress synchronous rectification | |
| US5861734A (en) | Control architecture for interleaved converters | |
| US6803752B1 (en) | Polyphase PWM regulator with high efficiency at light loads | |
| JP3257505B2 (ja) | 圧電トランスインバータ | |
| EP1120896B1 (en) | Resonant power converter | |
| JP2786384B2 (ja) | Ａｃ−ｄｃコンバータ | |
| US4742535A (en) | Inverter type X-ray apparatus | |
| JPS5924442B2 (ja) | パルス幅変調電圧レギユレ−タ−変換器兼パワ−変換器 | |
| CN111726005A (zh) | 相移全桥转换器、操作相移全桥转换器的方法和ac/dc转换器 | |
| US6437518B1 (en) | Lighting circuit for an electric discharge lamp | |
| JPH07123702A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3238833B2 (ja) | 電源回路 | |
| JPS61207177A (ja) | 多出スイツチングレギユレ−タ | |
| JPS6232707B2 (ja) | ||
| JP2591056Y2 (ja) | スイッチング電源装置 | |
| JP3743712B2 (ja) | 直流電源装置 | |
| JP2605664Y2 (ja) | プッシュプル型ｄｃ−ｄｃコンバータ | |
| JPH0919135A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2614056B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3235245B2 (ja) | インバータ装置 | |
| JPH0686539A (ja) | コンバータ回路 | |
| JPH04362714A (ja) | 電流電圧変換回路 | |
| JPS6032574A (ja) | インバ−タ装置 | |
| KR850001259Y1 (ko) | 스위칭 전원 공급회로 | |
| JPH0315428B2 (ja) |