JPS61206042A - 仮想計算機の入出力方式 - Google Patents

仮想計算機の入出力方式

Info

Publication number
JPS61206042A
JPS61206042A JP60046551A JP4655185A JPS61206042A JP S61206042 A JPS61206042 A JP S61206042A JP 60046551 A JP60046551 A JP 60046551A JP 4655185 A JP4655185 A JP 4655185A JP S61206042 A JPS61206042 A JP S61206042A
Authority
JP
Japan
Prior art keywords
virtual
input
output
address
memory space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60046551A
Other languages
English (en)
Inventor
Shigeo Takasaki
高崎 繁夫
Takashige Kubo
久保 隆重
Junichi Imura
井村 淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60046551A priority Critical patent/JPS61206042A/ja
Publication of JPS61206042A publication Critical patent/JPS61206042A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、仮想計算機で使用する仮想磁気ディスク装置
を仮想計算機メモリとは別の仮想メモリ空間上に設け、
該制御プログラムのベージング処理とメモリ内データ転
送により、仮想計算機の入出力を実現した仮想計算機シ
ステムに関するものである。
〔発明の背景〕
仮想計算機システムでは1台の計算機システム内に複数
個の理論的な計算機(仮想計算機)を作り出し、これら
の仮想計算機では一般のオペレ−ティングシステム(以
下O8と略す)をそのまま動作させる事が出来る。この
仮想計算機を実現するため、その制御を行う仮想計算機
モニタ(以下VMMと称す)ではCPUやメモリなどの
ハードウェア資源を仮想化する技術を持つ、CPUにつ
いては、時分割制御により各仮想計算機に均等にCPU
時間を割り振り、メモリについては、仮想メモリ方式に
より各仮想計算機固有のメモリ空間を生成し、仮想計算
機に与える。これらのメモリ空間は、それぞれ独立した
仮想メモリ空間であり、他の仮想計算機からのメモリ破
壊を防止している。
また入出力については、実入出力装置を仮想計算機に接
続した仮想入出力装置としてそのまま使う専有装置方式
と実入出力装置を複数の仮想計算機の仮想入出力装置と
して共用して使う多重処理方式とがある。
前者の例としては、磁気テープ装置および磁気ディスク
装置が代表され、後者の例としては、カードリーダ、ラ
インプリンタなどのユニットレコード装置が一般に使用
される。仮想計算機の基本概念を第1図に示す。実計算
機11上で仮想計算機の制御プログラムであるVMMが
動作し、仮想計算機12を作り出す。この仮想計算機1
2は、実計算機11とほぼ同等の機能を実現しているた
め、一般の0815をそのまま動作させる事が出来、ま
たこのoS15により生成される拡張計算機機能上で、
ユーザプログラム16の実行が可能となる。ここで、実
計算機11とVMM14の間およびVMMの生成する仮
想計算機12とoS15の間のインタフェースはマシン
インタフェースであり、拡張計算機13とユーザプログ
ラム16の間はOSインタフェースである6次にこの仮
想計算機システムにおけるファイルの入出力手順を第2
図で説明する。
ファイル入出力に関するO8の機能としては、ユーザプ
ログラム側にたち、ファイルの入出力に関する簡略化さ
れた手続きを提供するデータ管理と入出力スケジューリ
ングおよび装置管理を行う入出カス−パーバイザに分け
られる。第2図では。
ユーザプログラム16からのデータの入出力要求(例え
ばREAD、WRITEなどのデータ管理マクロ)に従
い、データ管理を経由して、いかにファイルの入出力が
行われるかを示す。
データ管理では、ユーザからの要求に従い入出力バッフ
ァの準備とファイルの入出力動作を記述した入出力チャ
ネルプログラムを生成する。そして、スーパーバイザコ
ール(SVC)命令のようなO8とのインタフェース命
令を使用して入出カス−パーバイザに制御を渡す。入出
カス−パーバイザでは、入出力のスケジューリング22
1の後。
ファイルの存在する仮想入出力装置に対して、入出力起
動命令(SIO命令)を発行する。該SIO命令は特権
命令であり、仮想計算機上から発行された場合、仮想特
権命令、つまり非特権命令として実行されるため、VM
Mに対し特権命令例外の割り込みが発生する。VMMで
は、この特権命令例外割り込みを契機として仮想SIO
命令のシミュレーション処理を行う。このシミュレーシ
ョン処理は、次の通りである。
(1)起動シミュレーション処理 特権命令例外処理231では、該特権命令がSIO命令
である事を判断し、入出力シミュレーション処理232
に制御を渡す。該シミュレーション処理では仮想入出力
装置アドレスを該仮想入出力装置が存在する実入出力装
置アドレスに変換すると共に、CCW変換ルーチン23
3にて仮想チャネルプログラムを実チヤネルプログラム
に変換する。そしてVMMの入出カス−パーバイザを経
由して実入出力装置24にSIO命令を発行し、実入出
力を実行する。
(2)終了シミュレーション処理 入出力が終了すると、終了割り込みとしてVMMに制御
が渡り、終了割り込みシミュレーション235にて、実
終了割り込みを仮想計算機の処理できる仮想終了割り込
みに変換する。その後、仮想計算機のディスバッチ処理
236を経由して該仮想計算機に割り込みが報告され、
仮想入出力シミュレーション処理は終了する。この仮想
終了割り込み報告は、仮想計算機のメモリ空間内の先頭
固定領域P S A (Prefix Storage
 Area )にCSV(Channel 5tatu
s Word)  をセットする事により行われる。こ
こで、211から213までがデータ管理を示し、22
1および222がO8の入出カス−パーバイザの処理を
示し、231から236までが仮想SIO命令をシミュ
レーションするVMMの処理を示す。
このようにVMMでは、仮想計算機からのファイルの入
出力要求をファイルではなく、ファイルの存在する入出
力装置と該入出力装置への入出力命令でしか判断できな
いため、入出力管理処理が仮想計算機上のO8とVMM
とで二重に行われ、性能上のオーバーヘッドを生じてい
る。これらのオーバーヘッドを防ぐため、入出力装置お
よびそれを制御する入出力チャネルを仮想計算機に専有
させ、入出力の二重管理を防ぐ方式もあるが、入出力機
器の増設などハードウェアコストがかかる。
そのため、ソフトウェアによる入出力オーバーヘッドの
改善が望まれている。その−手法として、仮想計算機と
VMM間に入出力に関する専用インターフェイスを設け
、ファイル処理を高速化する手段もあるが、本手段では
仮想計算機上のO8に専用の入出力手順をサポートする
必要があり、一般のO8にとっては改造を伴うため実際
的ではなり1゜ 〔発明の目的〕 本発明の目的は、仮想計算機の磁気ディスク装置の内容
を仮想メモリ空間上に保存し、該磁気ディスク装置に対
する入出力処理を仮想メモリ間のデータ転送に置き換え
、仮想計算機上のO8を改造する事なく入出力処理の高
速化を図る事にある。
〔発明の概要〕
上記目的を達成するため、本発明では次のような方式を
採用した。
(1)仮想計算機の所有する仮想磁気ディスク装置(以
下、仮想ディスクと略す)対応に専用の仮想メモリ空間
を作成する。仮想メモリ方式としては、代表例として固
定長のページとページの物理的な集合であるセグメント
を使用したセグメント/ページテーブル方式を使用し、
該仮想メモリ空間作成は、各仮想ディスク毎に設けた管
理テーブル上に、VMMで作成したセグメントテーブル
の先頭アドレスをセットする事により行われる。
(2)仮想計算機から発行される仮想ディスクへの入出
力チャネルプログラムを翻訳し、仮想ディスク内のデー
タブロックの物理位置を示す代表的な例としてCCHH
R(CCニジリンダ番号、HHニドラック番号、Rニレ
コード番号)を該仮想ディスクが定義された仮想メモリ
空間(以下、仮想ディクス空間と略す)内の仮想アドレ
スに変換する。この仮想アドレス変換方式はCCHHR
と仮想アドレスの対応表を持ち、この対応表より変換し
ていく方式、またはハツシング手法によりCCHHRを
直接計算にて変換し仮想アドレスを求めていく方式で実
現できる。
(3)上記CCHHRの仮想アドレスへの変換後、該入
出力チャネルプログラムで指定したREADまたはWR
ITEコマンドの入出力バッファと、変換された仮想ア
ドレスで指定される仮想メモリブロックとの間でデータ
転送を実施する。このデータ転送は日立製作所のMシリ
ーズ計算機においては、MVCL (Move Lon
g)  命令で行う事が一般的である(HITACMシ
リーズ処理装置(808G−2−001) ) 。
(4)仮想ディスク空間への出力時、上記CCHHRの
変換等で得られた仮想アドレスが、仮想メモリ空間の上
限を超えた場合、新に仮想メモリ空間を追加し、その空
間を使用する事により、1台板想ディスクに対し、複数
の仮想メモリ空間をサポートする。これは、変換された
仮想アドレスが仮想メモリ空間の上限を表すビット数を
超える事により検出され、超えた分のビット数の数値に
て、仮想メモリ空間の番号を示す事ができる。
〔発明の実施例〕
以下、本発明を実施例により説明する。第3図は仮想デ
ィスク装置の内容が格納された仮想ディスク空間31が
仮想計算機(以下VMと略す)のメモリ空間32とは別
に設定され、それらの空間が実メモリ空間上のページン
グ領域33にマツピングされる状態を示す。第4図は仮
想ディスク空間と仮想ディスクの関係を説明した説明図
であり、仮想計算機構成を示す。仮想計算機は、仮想の
ハードウェア資源から構成され、メモリは仮想メモリ3
2.CPUは仮想CPU41、そして入出力装置はそれ
ぞれコンソール、ラインプリンタ、カードリーダなどの
周辺機器の仮想装置および磁気テープ、磁気ディスクの
仮想装置から構成される。
そして、本発明の仮想ディスク空間方式を適用した場合
、該仮想計算機の所有する仮想ディスク装[42は仮想
ディスク空間31という専用の仮想メモリ空間に存在す
ることになる。そして該仮想ディスクへの入出力命令は
すべてVMMでシミュレートされ、データ転送は仮想デ
ィスク空間31と仮想計算機の仮想メモリ32との間で
行われることになる。
次く第5図にて仮想ディスク空間の内容を示す。
磁気ディスクは、ランダムアクセス可能な二次記憶装置
であり、複数の円盤上の記憶媒体から構成される。磁気
ディスク上の記録方式としては、データの物理的位[C
CHHRを持つカウント部、後に続くデータの手引き情
報になるキ一部、データを持つデータ部から構成される
C K D (Count。
1(6y、 Data)  方式が一般的であり、H−
8576−12/22デイスク駆動装置など大容量磁気
ディスク装置でもこのCKD方式を使用している。ただ
し、キ一部は省略できる。
仮想ディスク空間では、この磁気ディスクのデータを表
す部分、キ一部とデータ部を格納する。
第5図では、磁気ディスク上のカウント、データから成
るレコードのデータ部(キ一部は省略している)52を
仮想ディスク空間31内に、該データの物理アドレスC
CHHRの順番に格納している状態を示している。そし
て、このCCHHRが仮想ディスク空間上の該データの
仮想アドレスに変換され、この仮想アドレスが更に実ア
ドレスに変換されて入出力つまり、仮想計算機のメミリ
空間32と仮想ディスク空間31とのメモリ内データ転
送が行われる。ゆえに仮想ディスク空間を実現するため
のキーポイントとなる処理としては次の通りである。
(1)仮想ディスクへの入出力チャネルプログラムのシ
ミュレーション処理 (2)CCHHRの仮想アドレス変換および該仮想アド
レスの実アドレス変換処理 まず入出力チャネルプログラムのシミュレーション処理
について説明する。入出力チャネルプログラムは入出力
オペレーションを記述したCCW(Channel C
ommand Word)より構成される。この入出力
チャネルプログラムの実行例を第6図を使用して説明す
る。第6図のチャネルプログラムは5個のCCWから成
り、個々のCCWは次のような動作を行う。
(1)SEEKコマンド61 ディスクヘッドを指定のシリンダ番号位置に位置付ける
(2) Sat 5ectorコマンド62 (SS)
セクタ番号をセットし、回転で検知されるセクタ番号位
置が目的のセクタ位置に到達するまで、入出力チャネル
と入出力制御装置との切り離しをおこなう。
(3) 5earchコマンド63 (SRCH)目的
のレコードを捜す。目的のレコードは5earchコマ
ンドのデータアドレスで示すCCHHRとディスク上の
レコードのカウント部に入っているCCHHRとの比較
により求められる。
(4)TICコマンド64 Searchコマンドと連結して使われ、目的のレコー
ドが見付かるまで、 5earchコマンドを繰り返す
(5)READ/WRITE  コマンド65READ
 (入力)またはWRITE (出力)動作を指定する
コマンドであり、バッファアドレスと転送バイト数によ
り、ディスク上のレコードのデータ部を入出力する。こ
のようなチャネルプログラムを準備し、目的のディスク
装置アドレスをオペランドに指定してS I O(St
art I / O)命令を発行する事により入出力が
実行される。
以上のコマンドをシミュレーションすると次のようにな
る。SIO命令で指定する仮想ディスク装置アドレスか
らどの仮想ディスク空間をアクセスするか決定し、5e
archコマンド63で指定するレコードの物理アドレ
スCCHHRを仮想ディスク空間内の仮想アドレスに変
換する。この変換処理は後述する。そして入力動作か出
力動作かをREAD/WRITEコマンド65により判
断し。
該コマンドで指定する人出力バッファと該仮想ディスク
空間とでデータ転送を実行する。この転送処理は大容量
データのメモリ内転送に有効なMVCL命令を使用する
。その他の5EEKコマンド61のような動作制御コマ
ンドは省略できるため、 N OP (N O0per
ation :何もしない)として扱うm Set 5
ectorコマンドによる入出力チャネルの切り離しは
、入出力チャネルを使用しない仮想ディスク空間方式で
は省略できる。TICコマンド64は、5earchコ
マンドがサーチ動作を伴わず、CCHHRの計算により
レコードを求めているため省略できる。このように、磁
気ディスクの複雑な動作制御を省略できるため、入出力
オペレーションも簡単にシミュレーションする事ができ
る。次にCCHHRの実アドレスへの変換方式を第7図
にて示す。
仮想磁気ディスク内の物理アドレスを示すCCHHR6
6は仮想アドレス変換回路71を経由して仮想アドレス
に変換され、仮想アドレスレジスタ72に入る。次に該
仮想アドレスが仮想メモリ空間サイズの上限を超えてい
るか否か、チェックする。これは、仮想メモリ空間の最
大値を示すビット数のチェックにより行われる。第7図
の実施例では、仮想メモリ空間のサイズを最大16MB
 (メガバイト)と仮定しているため該仮想メモリ空間
内のアドレスは最大24ビツトで表される。そこで、こ
の仮想アドレスレジスタの下位24ビツトが仮想ディス
ク空間内の仮想アドレスを示し、上位8ビツトが該空間
の空間番号を示す事になる。この上位8ビツト74は、
選択回路75とS T O(Segment’Tabl
e Origin)アドレススタック76により、該当
のSTOアドレス、つまり仮想ディスク空間の空間アド
レスを示すセグメントテーブルアドレスが選択され、S
TOアドレスレジスタ77に格納される。このSTOア
ドレススタックは、該仮想ディスク対応に設けた管理テ
ーブル78より、アドレス変換時に転送される。また、
空間番号74で示す値分だけの空間数がSTOアドレス
スタック76に存在しなかった場合、該仮想ディスク空
間がないと判断されVMMへの割り込みを起こす、VM
Mでは、該要求が入力か出力かを該入出力チャネルプロ
グラムのREAD/WRITEコマンドによりチェック
し。
READコマンドでは、不当CCHHRと判断し。
仮想計算機に入出力異常を報告する。またWRITEコ
マンドでは、仮想ディスク空間の追加処理を行う。
このSTOアドレスレジスタ77により仮想ディスク空
間が選ばれ、アドレス変換機構(DynamicAdd
ress Translation)  により、仮想
アドレスレジスタの下位24ビツト73で示す仮想アド
レスが実アドレスに変換される。次に第7図の仮想アド
レス変換回路71の処理方式を示す。第8図に示す第1
の例は、CCHHRを変換テーブルを使用して直接変換
する方式であり、変換テーブルとして次の3種のテーブ
ルを使用する。
(1) CT (シリンダ番号テーブル)仮想ディスク
対応に存在し、該ディスクのシリンダ要分のサイズを持
ち、そのエントリ82には。
次のHTアドレスを持つ。
(2) HT (トラック番号テーブル)シリンダ対応
に存在し、トラック数分のサイズを持ち、そのエントリ
83には、次のRTアドレスを持つ。
(3) RT (レコード番号テーブル)該トラック内
のレコードの個数に対応し、該レコードの仮想ディスク
空間内の仮想アドレスを持つ。
次に第8図におけるCCHHRの変換手順を示す、CC
HHRの変換開始時、該仮想ディスクの管理テーブル7
8よりCTの先頭アドレスを取り出し、CTアドレスレ
ジスタ81にセットする。
そして該CTとCCHHRのシリンダ番号であるCCか
ら目的のCTエントリ82を得る。CTエントリにはH
Tアドレスと共に、該CTエントリの無効状態を示すI
 (Invalid)  ピッ・トが存在する。このエ
ビットはHTが存在しない場合にセットされる0次に該
HTとCCHHRのトラック番号であるHHから目的の
HTエントリ83を得る。このHTエントリにはRTア
ドレスと共に。
該HTエントリの無効状態を示すエビットが存在する。
このHTエントリのエビットは、CTエントリのエビッ
トと同様、RTが存在しない場合にセットされる。そし
て、CCHHRの最後のレコード番号Rにより目的のR
Tエントリ84が求まる。該RTエントリには、仮想ア
ドレスが格納されており、その値が仮想アドレスレジス
タ72にセットされる。このアドレス変換方式では、C
T。
HTおよびRTのテーブルを各仮想ディスク空間毎に持
っていなければならず、かつこれらのテーブルはサイズ
が大きく、保守処理も複雑になる恐れがあ゛る。そこで
、第2例として、第9図に、よりオーバーヘッドの少な
い方式としてハツシュ関数を用いた実施例を示す。
本方式では、CCHHRの変換テーブルとしてハツシュ
テーブルを使用し、ハツシュ関数を組み込んだ回路91
1から、直接計算にてハツシュテーブルエントリに位置
付ける。このハツシュテーブルエントリには、CCHH
Rフィールド912とアドレスフィールド913および
S (Synony+s)ビット914を持つ、CCH
HRフィールドには、後続のアドレスフィールドの内容
の所有光であるCCH)IRが入っており、入力のCC
HHH66と該CCHHR912を比較する事により、
該アドレスフィールドに目的の仮想アドレスが入ってい
るか否か判断される。この判断は、比較器915によっ
て行われ、一致した場合この比較器の出力は′1′とな
る。CCHHRが一致した場合、アドレスフィールド9
13には、仮想アドレスが入っており、11′で開くゲ
ート回路921を経由して、該フィールドの内容は仮想
アドレスレジスタ72にセットされ、仮想アドレス変換
は終了する。
CCHHHの比較結果が一致しない場合、つまり比較器
915の出力が10′である場合には。
Sビットが′1′か否か検査される。該検査は、シノニ
ムテーブルの存在の有無を検査するものであり、比較器
915の出力10′とSビットとで排他的OR919を
実行する事により検査される。
シノニムテーブルのアドレスは、アドレスフィールド9
13にあり、該内容をシノニムテーブルアドレスレジス
タ916にセットする事により番地付けする事ができる
。シノニムテーブルには、ハツシュ回路911により求
められる同一のインデックスレコード(シノニムレコー
ド)が収められており、該シノニムテーブル内の各エン
トリのCG)IHR917と入力のCG)(HR66と
の比較により、該当する仮想アドレス918が得られ、
仮想アドレスレジスタ72にセットされる。この比較は
シノニムテーブルの最後のエントリまたはCCHHRの
値が一致するまで続けられる。もし、見付からない場合
には、新しいシノニムレコードの発生として、該レコー
ドがシノニムテーブルに追加される。排他的OR919
の実行結果が′0′、つまりシノニムテーブルは存在し
ない(SビットはO’)が、ハツシュテーブルエントリ
のCCHHH912は入力のCCHHH66と一致しな
い場合、初めてのシノニムレコードの発生として、シノ
ニムテーブルを作成すると共に、該エントリのSビット
を“1′にする。これらのシノニムテーブルの修正、作
成、消去などの管理処理は全てVMMで行う6以上によ
り、CCHHRの仮想ディスク空間内仮想アドレスの変
換が可能になる。
第8図および第9図はいずれも、仮想ディスクのレコー
ド長が可変長である事を前提として、アドレス変換を行
っているが、もし全てのレコード長を固定長サイズに統
一しておけば、これらの変換はより簡単に実行できる。
つまり、固定長サイズであれば、仮想ディスクの装置タ
イプにより、シリンダ数、トラック数およびトラック長
が求まり、1トラツクにはいるレコード数も一意的に決
定できる事から、簡単に仮想アドレスに変換できる。た
とえば、H−8589−11装置の仮想ディスクを想定
すると、該仮想ディスク媒体は、シリンダ数=808シ
リンダ、トラック数=19トラック、1トラツク=19
KBより構成されており。
今ルコードサイズ=4KB (IKBは1024バイト
)と仮定すると1トラツクに3レコード入る事になる1
以上よりCCHHRの仮想アドレス変換を行うと次のよ
うになる。
仮想アドレス= (CCX57+HHX3XR)以上の
ような仮想ディスク空間方式を用いると仮想計算機の入
出力処理は第10図のようになる。
本図は、第2図と対比しても明らかなように、仮想計算
機上のO8で実行する入出力処理は従来の処理と同じで
あり、仮想SIO命令をシミュレーションするVMMの
処理が異なる。VMMでは、従来の入出力シミュレーシ
ョン処理232から実入出力の実行234までの処理に
代わり、CCWのシミュレーション処理を行う、そして
、実入出力の代わりにCCHHHの仮想アドレス変換と
メモリ内データ転送を行う、もし、実メモリ上に該当の
仮想ディスク空間のページが存在しない場合には、VM
Mのページング処理により、該ページを実メモリ上にペ
ーインする。そして、終了割り、込みヲシミュレーショ
ンし、仮想計算機に制御番戻す事により入出力シミュレ
ーション処理は終了する。
〔発明の効果〕
以上のように本発明を用いる事により、従来仮想計算機
の入出力処理としてVMMで実行していた実入出力処理
を省略でき、VMMの仮想メモリ空間と仮想計算機のメ
モリ空間とのメモリ内データ転送により入出力を実現で
き、仮想計算機の入出力処理を高速化する事ができる。
【図面の簡単な説明】
第1図は仮想計算機システムの概念図、第2図は従来の
仮想計算機における入出力手順を示した説明図、第3図
は本発明における仮想ディスク空間とVMメモリ空間と
実メモリ空間との関係図。 第4図は本発明における仮想ディスク空間を持つ仮想計
算機の構成図、第5図は本発明の仮想ディスク空間の内
容を示した説明図、゛第6図は本発明における入出力チ
ャネルプログラムの例を示した説明図、第7図、第8図
および第9図は本発明仮想ディスク内の物理アドレスC
CHHRの仮想ディスク空間内仮想アドレスへの変換実
施例の説明図、第10図は本発明の仮想ディスク空間方
式を採用した場合の入出力処理の手順を示した説明図で
ある。 61.62,63,64,65・・・CCV、66゜7
2.77.81,918,917,918・・・レジス
タ、75・・・選択回路、76・・・STOスタック。 911・・・ハツシュ回路、915,920・・・比較
器、919 ・・・排他的0R1921,922,92
3−・・YJl  図 Y 2 口 第 3 図 第4− 図 第 5 図 第 6 図

Claims (1)

  1. 【特許請求の範囲】 1、複数のオペレーティングシステムと該オペレーティ
    ングシステムを制御する制御プログラムから成り、該制
    御プログラムの実行により、一台の計算機上で複数のオ
    ペレーティングシステムの同時実行を可能にする仮想計
    算機システムにおいて、該仮想計算機に取り付けられた
    仮想磁気ディスク装置の内容を該制御プログラムが管理
    する仮想メモリ空間上にマッピングする手段と、該仮想
    磁気ディスク装置への入出力処理では、該仮想計算機の
    発行する入出力チャネルプログラムで指定される仮想計
    算機メモリ空間内の入出力バッファと該仮想磁気ディス
    ク装置に割り当てた仮想メモリ空間間とのメモリ内デー
    タ転送により入出力を実行する手段を持つ事を特徴とす
    る仮想計算機の入出力方式。 2、上記仮想磁気ディスク装置への入出力チャネルプロ
    グラムで指示するデータブロックの物理アドレスを仮想
    メモリ空間内の仮想アドレスに変換する手段と、出力処
    理において変換された仮想アドレスが仮想メモリ空間サ
    イズの上限を越える場合には仮想メモリ空間の追加生成
    を行い、一つの仮想磁気ディスク装置に対し複数の仮想
    メモリ空間を生成する手段を持つ事を特徴とする特許請
    求の範囲第1項記載の仮想計算機の入出力方式。
JP60046551A 1985-03-11 1985-03-11 仮想計算機の入出力方式 Pending JPS61206042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60046551A JPS61206042A (ja) 1985-03-11 1985-03-11 仮想計算機の入出力方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60046551A JPS61206042A (ja) 1985-03-11 1985-03-11 仮想計算機の入出力方式

Publications (1)

Publication Number Publication Date
JPS61206042A true JPS61206042A (ja) 1986-09-12

Family

ID=12750454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60046551A Pending JPS61206042A (ja) 1985-03-11 1985-03-11 仮想計算機の入出力方式

Country Status (1)

Country Link
JP (1) JPS61206042A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63231535A (ja) * 1987-03-20 1988-09-27 Hitachi Ltd 仮想計算機の入出力シミユレ−シヨン方式
EP0315945A2 (en) * 1987-11-09 1989-05-17 Hitachi, Ltd. Virtual storage type computer system
JPH03204731A (ja) * 1990-01-05 1991-09-06 Fujitsu Ltd 仮想計算機システムのエミュレーション実行装置及び方法
JP2011198280A (ja) * 2010-03-23 2011-10-06 Nec Corp 仮想ディスク制御システム、方法及びプログラム
JP2012181569A (ja) * 2011-02-28 2012-09-20 Nec Corp 仮想計算機システム、仮想計算機システムのメモリ管理方法およびメモリ管理プログラム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63231535A (ja) * 1987-03-20 1988-09-27 Hitachi Ltd 仮想計算機の入出力シミユレ−シヨン方式
EP0315945A2 (en) * 1987-11-09 1989-05-17 Hitachi, Ltd. Virtual storage type computer system
US5127094A (en) * 1987-11-09 1992-06-30 Hitachi, Ltd. Virtual storage type computer system
JPH03204731A (ja) * 1990-01-05 1991-09-06 Fujitsu Ltd 仮想計算機システムのエミュレーション実行装置及び方法
JP2011198280A (ja) * 2010-03-23 2011-10-06 Nec Corp 仮想ディスク制御システム、方法及びプログラム
JP2012181569A (ja) * 2011-02-28 2012-09-20 Nec Corp 仮想計算機システム、仮想計算機システムのメモリ管理方法およびメモリ管理プログラム

Similar Documents

Publication Publication Date Title
US6112277A (en) Method and means for reducing device contention by random accessing and partial track staging of records according to a first DASD format but device mapped according to a second DASD format
JP3671595B2 (ja) 複合計算機システムおよび複合i/oシステム
JPS6083168A (ja) マルチプロセツサ・システム制御方法
US4812981A (en) Memory management system improving the efficiency of fork operations
TWI614669B (zh) 遷移異構處理器之間不同大小的分頁
JPH0120773B2 (ja)
JPS61190638A (ja) 仮想計算機のフアイル制御方式
US20010029569A1 (en) Storage device and method for data sharing
JPS62165249A (ja) ペ−ジ・セグメント化仮想記憶デ−タ処理システムにおけるセグメント・サイズを自動的に大きくする方法
JPH07152491A (ja) 仮想ディスクシステム
JP2001243100A (ja) 大容量記憶装置における区分テーブル、ファイル装置ディレクトリ構造、および個々のファイルクラスタチエンのバッファリング
JPS6376034A (ja) 多重アドレス空間制御方式
EP0347032A2 (en) Record format emulation
JPS61206042A (ja) 仮想計算機の入出力方式
JPH09288547A (ja) アレイ型記憶装置
KR20210144655A (ko) 입출력 메모리 관리 유닛에 의한 도메인 식별자 및 디바이스 식별자 변환
JPH0192856A (ja) アクセス及び欠陥論理信号を用いて主メモリユニットを保護する装置及び方法
JPS61245253A (ja) 仮想計算機の入出力制御方式
JP2010198398A (ja) 計算機装置および制御方法
JPH0548500B2 (ja)
JP2612173B2 (ja) 仮想計算機
JP2000148665A (ja) データ処理装置
JPH1021123A (ja) 情報処理装置
JPS59140566A (ja) 情報処理装置
JPS6237754A (ja) 仮想拡張記憶方式