JPS61203655A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61203655A JPS61203655A JP4530585A JP4530585A JPS61203655A JP S61203655 A JPS61203655 A JP S61203655A JP 4530585 A JP4530585 A JP 4530585A JP 4530585 A JP4530585 A JP 4530585A JP S61203655 A JPS61203655 A JP S61203655A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- film
- aluminum wiring
- wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に。
多層配線パターンの形成方法に関する。
半導体集積回路において、多層配線ノくター／を形成す
る場合には、第１層目のアルミニウムやアルミニウム合
金からなる配線パターンを形成して熱処理し１次にシリ
コン酸化膜などからなる配線層間絶縁膜を形成し、さら
に第２層目の配線ノくターンを形成している。
る場合には、第１層目のアルミニウムやアルミニウム合
金からなる配線パターンを形成して熱処理し１次にシリ
コン酸化膜などからなる配線層間絶縁膜を形成し、さら
に第２層目の配線ノくターンを形成している。
上述した従来の配線パターン形成方法は、以下に述べる
欠点がある。、すなわち、Ｉ！１の配線７１１ま九は第
２の配線層を形成した後、半導体基板とのオーミックコ
ンタクトをとろための合金化熱処理ｔ−３５０〜５００
℃の温度で行なうと、ヒロックと呼ばれるアルミニウム
表面に柱状の突起が発生し、絶縁されるべき多層配線を
クヲートしてしまうといり問題が生じろ、この原因は熱
処理によってアルミニウム原子が移動し、部分的に成長
してヒロックを形成するものと思われる。
欠点がある。、すなわち、Ｉ！１の配線７１１ま九は第
２の配線層を形成した後、半導体基板とのオーミックコ
ンタクトをとろための合金化熱処理ｔ−３５０〜５００
℃の温度で行なうと、ヒロックと呼ばれるアルミニウム
表面に柱状の突起が発生し、絶縁されるべき多層配線を
クヲートしてしまうといり問題が生じろ、この原因は熱
処理によってアルミニウム原子が移動し、部分的に成長
してヒロックを形成するものと思われる。
このような問題点を解決するために、本発明では、金属
配線の表面を堅いち密な絶縁膜でおおい、かつこの堅い
ち密な絶縁膜を金属配線自身をグツズｉ酸素中で酸化し
て形成することを特徴とする。
配線の表面を堅いち密な絶縁膜でおおい、かつこの堅い
ち密な絶縁膜を金属配線自身をグツズｉ酸素中で酸化し
て形成することを特徴とする。
通常、ひろ〈用箭られるアルミニウム配線を例にとって
説明すると、パターニングされたアルミニウムを熱処理
すると、熱膨張またはグレインの成長によるアルミニウ
ム原子の移動が起こシ、そのひずみが、主にグレイン境
界でアルミニウムの盛シ上がシとなってヒロックを生じ
ろ、従って。
説明すると、パターニングされたアルミニウムを熱処理
すると、熱膨張またはグレインの成長によるアルミニウ
ム原子の移動が起こシ、そのひずみが、主にグレイン境
界でアルミニウムの盛シ上がシとなってヒロックを生じ
ろ、従って。
アルミニウム表面ｔアルミニウム自身の酸化によって形
成したアルζす膜でおおい、この堅−膜でアルミニウム
原子Ｏ盛り上がりｔおさえる仁とが。
成したアルζす膜でおおい、この堅−膜でアルミニウム
原子Ｏ盛り上がりｔおさえる仁とが。
でき、ヒ四゛ツクを防ぐことができる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す縦断面図である。すな
わち、素子領域が形成されたシリコン基板ｌ上に酸化ａ
２を形成し、この上に蒸着またはスパッターによって形
成され、パターニングされたアルミニウム配線３を設け
ろ（第１図（ａ） ） 。
わち、素子領域が形成されたシリコン基板ｌ上に酸化ａ
２を形成し、この上に蒸着またはスパッターによって形
成され、パターニングされたアルミニウム配線３を設け
ろ（第１図（ａ） ） 。
次に基板全体を酸素ガスを含むプラズマ気相中で反応さ
せることによシアルミニウム配線３０表面を酸化してア
ルミナ膜４を形成し、しかる後、３５０〜５００℃の窒
素雰囲気中で熱処理して、図示していないアルミニウム
配線３と基板１とのオー建ツクコンタクトをとろ（第１
図（ｂ） ） 。
せることによシアルミニウム配線３０表面を酸化してア
ルミナ膜４を形成し、しかる後、３５０〜５００℃の窒
素雰囲気中で熱処理して、図示していないアルミニウム
配線３と基板１とのオー建ツクコンタクトをとろ（第１
図（ｂ） ） 。
次に、眉間絶縁膜として化学的気相成長（ＣＶＤ）酸化
膜５１に約１μ堆積し、スルーホール’ｊｉｃＦ４を含
むプラズマ気相中で、フォトレジストをマスクに開孔し
てアルきニウム配線３の一部を露出させる（第１図（Ｃ
））。もし必要ならは希硫酸４工り、エツチングしても
よい。
膜５１に約１μ堆積し、スルーホール’ｊｉｃＦ４を含
むプラズマ気相中で、フォトレジストをマスクに開孔し
てアルきニウム配線３の一部を露出させる（第１図（Ｃ
））。もし必要ならは希硫酸４工り、エツチングしても
よい。
次に、第２のアルミニウム配線層６を蒸着またはスパッ
ターで約１μ形成してパターニングする（第１図（ｄ）
）。
ターで約１μ形成してパターニングする（第１図（ｄ）
）。
以上説明し友ように本発明は、ノくターニングしたアル
ミニウム配線層表面に酸素プラズマによる堅いち密なア
ルミナ膜を形成することで、３５０℃〜５００℃の高温
熱処理に工ろアルミニウム原子の移動、成長に起因すゐ
ヒロックｔおさえつけろことができ、多層配線の層間シ
曹−トを防ぐことができる。
ミニウム配線層表面に酸素プラズマによる堅いち密なア
ルミナ膜を形成することで、３５０℃〜５００℃の高温
熱処理に工ろアルミニウム原子の移動、成長に起因すゐ
ヒロックｔおさえつけろことができ、多層配線の層間シ
曹−トを防ぐことができる。
またアルミニウム表面のアルミナ膜形成についても、従
来中導体製造にひろく用いられている酸素プラズマ装置
を利用することができ、特別な工程を必要とせず、安価
に形成できる効果がちろ。
来中導体製造にひろく用いられている酸素プラズマ装置
を利用することができ、特別な工程を必要とせず、安価
に形成できる効果がちろ。
！１図（ａ）乃至（ｄ）は本発明の一実施例を示す縦断
面図である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・アルミニウム電極、４・・・・・・アルミ
ナ膜、５・・・・・・ＣＶＤ酸化膜、６・・・・・・ア
ルミニウム電極。
面図である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・アルミニウム電極、４・・・・・・アルミ
ナ膜、５・・・・・・ＣＶＤ酸化膜、６・・・・・・ア
ルミニウム電極。
Claims (1)
- 半導体基板上に金属配線層を形成し、この金属配線層表
面をプラズマ酸素雰囲気中で酸化することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4530585A JPS61203655A (ja) | 1985-03-07 | 1985-03-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4530585A JPS61203655A (ja) | 1985-03-07 | 1985-03-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61203655A true JPS61203655A (ja) | 1986-09-09 |
Family
ID=12715602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4530585A Pending JPS61203655A (ja) | 1985-03-07 | 1985-03-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61203655A (ja) |
-
1985
- 1985-03-07 JP JP4530585A patent/JPS61203655A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPH05299578A (ja) | 半導体装置およびその製法 | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| JPS6190445A (ja) | 半導体装置 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPS61203655A (ja) | 半導体装置の製造方法 | |
| JPS6312152A (ja) | 半導体装置およびその製造方法 | |
| JPH0645614A (ja) | 読出し専用半導体メモリの製造方法 | |
| JPS6255949A (ja) | 半導体装置の製造方法 | |
| JPS6350042A (ja) | 多層配線・電極膜構造 | |
| JPH02260535A (ja) | 半導体装置の製造方法 | |
| JPH03131032A (ja) | 半導体装置およびその製造方法 | |
| JPS62163341A (ja) | 高融点金属膜のパタ−ンニング法 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JPS6312169A (ja) | 半導体装置の製造方法 | |
| JPS62160741A (ja) | 半導体装置の製造方法 | |
| JPS6048105B2 (ja) | 多層配線型半導体装置の製造方法 | |
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPS6181665A (ja) | 半導体領域の形成方法 | |
| JPS63275144A (ja) | 超電導体装置 | |
| JPH0212872A (ja) | 半導体装置 | |
| JPH0587174B2 (ja) | ||
| JPS6092664A (ja) | 高融点金属ゲ−トｍｏｓ型半導体装置及びその製造方法 | |
| JPS61148878A (ja) | 電子装置の製造法 |