JPS6120163A - Use recording mechanism of main memory area - Google Patents
Use recording mechanism of main memory areaInfo
- Publication number
- JPS6120163A JPS6120163A JP59140502A JP14050284A JPS6120163A JP S6120163 A JPS6120163 A JP S6120163A JP 59140502 A JP59140502 A JP 59140502A JP 14050284 A JP14050284 A JP 14050284A JP S6120163 A JPS6120163 A JP S6120163A
- Authority
- JP
- Japan
- Prior art keywords
- page
- bus
- main memory
- usage
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ある単位の主記憶領域が情報処理装置により
使用されたか否かを主記憶領域毎に記録する主記憶領域
使用記録機構に関するものである。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a main storage area usage recording mechanism that records for each main storage area whether or not a certain unit of main storage area is used by an information processing device. be.
従来、仮想記憶方式の情報処理装置においては仮想記憶
方式を実現するために、主記憶領域をページとよばれる
単位(通常4 K Byte)に分割し、このページを
基本単位に外部記憶装置から処理に必要な情報を読み込
んだり(ページ−インと呼ばれる)、必要でなくなった
ときに掃き出したり(ページeアウト)する。Conventionally, in order to realize the virtual memory method in information processing devices using virtual memory, the main memory area is divided into units called pages (usually 4 KB), and these pages are used as basic units for processing from an external storage device. The information is read in when it is no longer needed (called page-in), and it is removed when it is no longer needed (page-out).
この場合に限られた主記憶領域を有効に使用する目的で
ハードウェアとしては主記憶装置のページ毎に情報処理
装置により使用されたか否かを記録する機構、及びオペ
ランドによりアドレスされたページの使用記録を読み出
し、その後使用記録ビットをリセットする命令等を有し
、ソフトウェア(オペレーティング・システム)がある
一定時間間隔毎に、前記ページ・イン、アウト可能領域
全ての使用記録を取り、処理に必要な主記憶領域を確保
する時Ll(、U方式により最も古く使用された主記憶
領域(ページ)を割り当てる。In this case, in order to effectively use the limited main storage area, the hardware includes a mechanism that records whether each page of the main storage device is used by the information processing device, and the use of the page addressed by the operand. It has instructions to read the record and then reset the usage record bit, and the software (operating system) records the usage of all the areas that can be paged in and out at certain time intervals, and records the usage of all the page-in and page-out areas necessary for processing. When securing the main storage area, the oldest used main storage area (page) is allocated using the Ll(,U method).
しかしながら、従来ハードウェアに用意されている使用
記録ビットは通常記憶保護を目的としたページ毎に有し
ているストレージ・キーの一部として割り当てられ、使
用記録ビット読み出し、すセットする命令は1回実行す
る毎に1ペ一ジ分の使用記録しか読み出し、リセット出
来ない。However, the usage record bits provided in conventional hardware are usually assigned as part of the storage key for each page for the purpose of memory protection, and the command to read and set the usage record bits is done only once. Each time it is executed, only one page of usage records can be read and reset.
一方、近年主記憶装置の容量も大規模に増加する傾向に
あり、主記憶領域を有効に利用する為の定期的な全ペー
ジ・イン、アウト可能領域の使用記録採取処理によるオ
ーバーヘッドが増加するという問題がある。On the other hand, in recent years, the capacity of main storage devices has tended to increase on a large scale, and in order to make effective use of main storage space, the overhead of periodically collecting usage records of all pages in and out possible areas has increased. There's a problem.
本発明の目的は、前記従来の如き欠点を解消し、オーバ
ーヘッドの増加なく、主記憶領域の使用記録を採取でき
る主記憶領域使用記録機構を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a main storage area usage recording mechanism that eliminates the above-mentioned conventional drawbacks and can collect usage records of the main storage area without increasing overhead.
本発明は、主記憶領域使用記録ビットを従来のストレー
ジ・キーから分離し、一度に複数のページ分の使用記録
ビットを読み出し、リセット出来。The present invention separates the main storage area usage record bit from the conventional storage key, and allows the usage record bit for multiple pages to be read and reset at once.
るよう構成した記憶装置上に記録し、複数ページの使用
記録を読み出し、リセット可能な命令を設けることKよ
り、主記憶装置の容量の大規模な増。By providing instructions that can read and reset multiple pages of usage records on a storage device configured to do so, the capacity of the main storage device can be greatly increased.
加に対し、主記憶使用記録採取処理のオーバーヘッドの
増加を防ぐものである。In addition, this prevents an increase in the overhead of main memory usage record collection processing.
第1図は本発明の一実施例のブロック図であり主記憶制
御部2に記憶領域使用記録機構48−設けたものである
。FIG. 1 is a block diagram of an embodiment of the present invention, in which a storage area usage recording mechanism 48 is provided in the main memory control section 2. As shown in FIG.
第2図は該記憶領域使用記録機構の詳細図であり、以下
第2図に従って説明する。FIG. 2 is a detailed diagram of the storage area usage recording mechanism, and will be described below with reference to FIG.
本実施例は容量8 K bitの記憶素子7−〇〜7−
63を64個並列にならべ、1度に64ペ一ジ分の使用
記憶ビラトラ読み出し、又リセット出来るように構成し
ている。従ってページ単位に分割した8192(8Kb
it記憶素子) X 4096(1ページ−4K By
te)X 64 = 20Byte
主記憶容量2 GByte分の記憶領域(ページ)使用
記録ビットを有している。In this embodiment, storage elements 7-0 to 7- with a capacity of 8 Kbit are used.
63 are arranged in parallel so that 64 pages can be read and reset at one time. Therefore, 8192 (8Kb) divided into pages
it storage element) X 4096 (1 page - 4K By
te)X 64 = 20 Bytes It has storage area (page) usage recording bits for a main storage capacity of 2 GB.
このページ使用記録は通常命令制御部1から、母線10
2−1を介して、アドレスバス101で指定される主記
憶領域のデータ読み出し指示、あるいは母線102−2
を介してアドレスバス101で指定される主記憶領域へ
データバス104のデータの書き込み指示がなされた時
記録する。This page usage record is normally sent from the command control unit 1 to the bus line 10.
2-1, a data read instruction for the main storage area specified by the address bus 101, or a bus line 102-2.
The data is recorded when an instruction to write data on the data bus 104 is given to the main storage area designated by the address bus 101 via the address bus 101.
つまりページ使用記録記憶素子7−0〜7−63は主記
憶装置アクセス時のアドレス(アドレスバス101)の
ビット14〜19がデコーダ5でデコードされ該当する
記憶素子7−7−1(i〜63)を選択(CEi)(、
、さらに母線101−1を介して選択された該記憶素子
のアドレスのビット1〜13で示される領域に母線10
7を介しての主記憶装置読み出し、又は書き込み指示パ
ルスにより′1“が記録(WP)される。又、記録デー
タは母線108(母線108には母線102−4を介し
てのページ使用記録ビットのリセット指示信号をインバ
ータ9で反転した信号、つすりページ使用記録ビット・
リセット指示以外は′1”が入力されている)を介して
ページ使用記録記憶素子7−iに入力(WDi)されて
いる。このように命令制御部がアクセスした主記憶領域
に対応するページ使用記録がページ使用。In other words, bits 14 to 19 of the address (address bus 101) at the time of main memory access are decoded by the decoder 5, and the page usage recording memory elements 7-0 to 7-63 are stored in the corresponding memory elements 7-7-1 (i to 63). ) Select (CEi) (,
, furthermore, the bus line 10 is placed in the area indicated by bits 1 to 13 of the address of the storage element selected via the bus line 101-1.
'1' is recorded (WP) by the main memory device read or write instruction pulse via bus 102-4. A signal obtained by inverting the reset instruction signal of
Except for the reset instruction, '1'' is input (WDi) to the page usage record storage element 7-i. In this way, the page usage information corresponding to the main memory area accessed by the instruction control unit is Records use pages.
記録記憶素子にアクセスの都度記録されてゆく。It is recorded in the recording storage element each time it is accessed.
次に、アドレスバス101でアドレスされたページ使用
記録の読み出し指示が命令制御部1から母線102−3
を介して成されると、該アドレスのビット1〜13が母
線101−1を介して全てのページ記憶素子7−0〜7
−63に送出され、さらに全てのページ記憶素子7−0
〜7−63が母線102−3を介して選択((Jo〜C
Ee3)されることによりアト1ノスバス101のビッ
ト1〜13で示される領域の64ヘ一ジ分のページ使用
記録情報が読み出され(DO〜D63)母線105及び
母線1038−介して命令制御部1に送出される。又読
み出した後、命令制御部1から母線102−4を介して
読み出しと同一アドレスでリセット指示が送出されると
、全てのページ使用記録記憶素子7−0〜7−63のC
Eo〜63及びWP倍信号入力さね、wDO〜63は母
線102−4から108を介し10“が入力され、アド
レスバス101のビット1〜13で示される領域の64
ペ一ジ分のページ使用記録がリセットされる。Next, an instruction to read the page usage record addressed by the address bus 101 is sent from the instruction control unit 1 to the bus 102-3.
bits 1 to 13 of the address are transmitted to all page storage elements 7-0 to 7 via bus 101-1.
-63, and all page storage elements 7-0
~7-63 is selected via bus 102-3 ((Jo~C
Ee3) As a result, page usage record information for one page is read to 64 in the area indicated by bits 1 to 13 of the atto 1 NOS bus 101 (DO to D63) and is sent to the command control unit via the bus 105 and the bus 1038. 1. Further, after reading, when a reset instruction is sent from the instruction control unit 1 via the bus 102-4 at the same address as the reading, C of all the page usage record storage elements 7-0 to 7-63 is
Eo~63 and WP double signal input, wDO~63 receives 10" from bus 102-4 through 108, and 64 in the area indicated by bits 1 to 13 of address bus 101.
The page usage record for one page is reset.
従って本実施例では、1回の指示で64ペ一ジ分のペー
ジ使用記録情報を読み出し、又リセット可能となり、従
来の1回の指示で1ペ一ジ分の処理に比べてページ使用
記録読み出し、リセット動作に関しては64倍の能力を
有する。Therefore, in this embodiment, the page usage record information for 64 pages can be read and reset with one instruction, and the page usage record information can be read out for 1 page with one instruction in the past. , has 64 times the ability for reset operations.
本発明によれば主記憶領域(ページ)8−有効に使用す
るための主記憶領域(ページ)使用記録情報の読み出し
、リセットに関し、1度に複数ページ分の処理が可能と
なり、該処理に対し性能を向上させる効果がΔ5る。According to the present invention, main memory area (page) 8 - Regarding reading and resetting of main memory area (page) usage record information for effective use, it is possible to process multiple pages at a time. The effect of improving performance is Δ5.
第1図は本発明の一実施例のブロック図、第2図はその
主記憶領域使用記録機構の構成図である。
1・・・命令制御部 2・・・主記憶制御部3・
・・主記憶装置
4・・・主起fk領域使用記録@構
5・・・デコーダ 8・・・’01(、回路9
・・・インバータFIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram of its main storage area usage recording mechanism. 1... Instruction control unit 2... Main memory control unit 3.
・・Main storage device 4 ・Main fk area usage record @structure 5 ・Decoder 8 ・'01 (, circuit 9
...Inverter
Claims (1)
毎の使用記録を記録する装置において、一度に複数の該
主記憶領域使用記録情報を読み出し、又リセットできる
よう構成した使用記録記憶装置を有し1回の読み出し指
示、あるいはリセット指示により、複数の主記憶領域使
用記録情報を読み出し、又リセットすることを特徴とす
る主記憶領域使用記録機構。1. A device that records usage records for each area of a main storage area accessed by an information processing device, which has a usage record storage device configured to read and reset usage record information for a plurality of main storage areas at once. A main storage area usage recording mechanism characterized in that a plurality of pieces of main storage area usage recording information are read out and reset by a single read instruction or a reset instruction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59140502A JPS6120163A (en) | 1984-07-09 | 1984-07-09 | Use recording mechanism of main memory area |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59140502A JPS6120163A (en) | 1984-07-09 | 1984-07-09 | Use recording mechanism of main memory area |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6120163A true JPS6120163A (en) | 1986-01-28 |
Family
ID=15270128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59140502A Pending JPS6120163A (en) | 1984-07-09 | 1984-07-09 | Use recording mechanism of main memory area |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6120163A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6265146A (en) * | 1985-09-13 | 1987-03-24 | Nec Corp | Dump system for information processing system |
-
1984
- 1984-07-09 JP JP59140502A patent/JPS6120163A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6265146A (en) * | 1985-09-13 | 1987-03-24 | Nec Corp | Dump system for information processing system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS589277A (en) | Data processor | |
EP0032956B1 (en) | Data processing system utilizing hierarchical memory | |
US6381686B1 (en) | Parallel processor comprising multiple sub-banks to which access requests are bypassed from a request queue when corresponding page faults are generated | |
JP2768503B2 (en) | Virtual memory address space access control method | |
JPS6120163A (en) | Use recording mechanism of main memory area | |
JPH0115903B2 (en) | ||
JPS6027965A (en) | Memory system | |
RU2022343C1 (en) | Storage protective device | |
WO1993009497A3 (en) | Memory unit including a multiple write cache | |
JPH0291744A (en) | Cache memory system | |
JPS581467B2 (en) | File access quick access door | |
JPS58201157A (en) | Control circuit of bank memory | |
SU600926A1 (en) | Data recording device | |
EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
JPH0540693A (en) | Virtual storage managing system | |
JPS63291145A (en) | Method for managing file | |
SU1211735A1 (en) | Device for checking program run | |
SU1010653A1 (en) | Memory device | |
Fazel et al. | Corrected in 2nd Printing | |
JPS63201852A (en) | Access control system for cache memory | |
JPS60142438A (en) | External storage device for data log | |
JPH04337851A (en) | Memory access system | |
JPS6321276B2 (en) | ||
JPS61157955A (en) | Tag control system | |
JPH077357B2 (en) | Buffer control method |