JPS61198886A - 映像記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、映像記録再生装置であって、モニタに映し
出される画像の中に、任意の１フィールド分の静止画一
を部分的に組込んで表示することができるような機能を
有する映像記録再生装置に関するものである。

［従来の技術］ 第１１図は、従来の映像記録再生＠ｌｌ！（以下ｒＶＴ
ＲＪという）の代表的な構成の一例を示すブロック図で
ある。

第１１図を参照して、従来のＶＴＲは、磁気テープ１に
信号の記録再生を行なうために、記録系ブロック２、ヘ
ッド切換スイッチ３、ロータリトランス４、ヘッド５、
再生系ブロック６、テープ走行駆動回路７（１５よびモ
ード選択スイッチ８を含む。記録系ブロック２は、輝度
信号と色信号とを含む映−信号を与える映像信号ｓ９と
、映像信号源９からの映像信号を受けて、映像信号のう
ちの輝度信号成分だけを通過させる輝度信号通過フィル
タ１０と、輝度信号通過フィルタ１０からの輝度信号を
受けて周波数変調するＦＭ変調器１１と、映像信号源９
からの映像信号を受けて、映像信号のうちの色信号成分
だけを通過させる色信号通過フィルタ１２と、色信号通
過フィルタ１２からの色信号を低域の周波数に変換する
低域変換器１３と、ＦＭ変調器１１と低域変換器１３と
からの信号を加算する第１の加算回路１４とを含む。

再生系ブロック６は、ヘッド切換スイッチ３を介して与
えられる信号を増幅するヘッドアンプ１５および１６と
、ヘッドアンプ１５および１６がらの信号をシーケンシ
ャルに加算する第２の加算回路１７と、当該加算回路１
７から出力される信号のうち輝度信号成分だけを通過さ
せるＦＭ輝度信号通過フィルタ１８と、当該フィルタ１
８の通過信号をＦＭＩ［ｌＩするＦＭＩＩＩｌ器１９と
、第１９加算回路１７の出力から色信号成分だけを取出
す低域色信号通過フィルタ２０と、そのフィルタ２０の
出力を高域の周波数帯域に変換する高域変換器２１と、
ＦＭＩＩｌｌ器１９と高域変換器２１との出力を加算す
る第３の加算回路２２と、加算回路２２に接続された出
力端子２３とを含む。

また、モード選択スイッチ８は、記録指令スイッチ２４
と、再生指令スイッチ２５と、停止指令スイッチ２６と
、高速再生指令スイッチ２７と、一時停止指令スイッチ
２８とを含む。

次に、この回路の動作の説明をする。まず、記録モード
における信号処理について説明する。記録モードにおい
ては、ヘッド切換スイッチ３に含まれる各スイッチ２９
および３０が図示のａ接点側に切換えられている。映像
信号源９から発生される映像信号は、周波数帯域が約３
Ｍ１−１２までの輝度信号と、３．５８ＭＨ２の色信号
とからなる。

輝度信号は、輝度信号通過フィルタ１０を通してＦＭ変
調３１１に与えられる。ＦＭ変調器１１は、輝度信号を
３．４ＭＨｚから４．４ＭＨ２のＦＭ信号に変換して第
１の加算回路１４に与える。一方、色信号は、色信号通
過フィルタ１２を通過して低域変換！１１３に与えられ
る。低域変換器１３は、色信号を６２９ｋＨｚの信号に
変換して、第１の加算回路１４に与える。第１の加算回
路１４は、ＦＭＴｌｌＩＩされた輝度信号と低域変換さ
れた色信号とを加算する。この加算信号（すなわち周波
数変：ｌされた映像信号）は、ヘッド切換スイッチ３に
含まれるスイッチ２９およびロータリトランス４に含ま
れるトランス３１を介してヘッド３３に与えられるとと
もに、スイッチ３０およびトランス３２を介してヘッド
３４に与えられる。ヘッド３３は、周波数多重された映
像信号（輝度信号および色信号）を磁気テープ１の対応
するトラック（Ａトラックと記す）上に記録する。ヘッ
ド３４は、周波数多重された映像信号を磁気テープ１の
対応するトラック（Ｂトラックと記す）上に記録する。

ヘッド３３．３４は、回転ヘッドであり、交互に１トラ
ツクずつ記録する。

次に、再生モードにおける信号処理について説明する。

この場合は、再生指令スイッチ２５が押圧される。応じ
て、テープ走行駆動回路７は、ヘッド切換スイッチ３に
含まれる各スイッチ２９゜３０をｂ接点側に切換えて、
再生系回路が能動化される。この状態において、磁気テ
ープ１のＡトラック上に記録された映像信号は、アジマ
ス角により対応する磁気ヘッド３３で選択されて再生さ
れ、トランス３１およびスイッチ２９を介してヘッドア
ンプ１５に与えられる。ヘッドアンプ１５は、与えられ
た再生信号を増幅して第２の加算回路１７に与える。ヘ
ッド３３がＡトラックを再生し終えると、次に、磁気テ
ープ１上の８トラツクに記録された映像信号は、ヘッド
３４で再生されて、トランス３２およびスイッチ３０を
介してヘッドアンプ１６に与えられる。ヘッドアンプ１
６は、与えられた再生信号を増幅して第２の加算回路１
７に与える。第２の加算回路１７は、Ａトラックおよび
Ｂトラックからの再生信号をシーケンシャルに加算して
、ＦＭ輝度信号通過フィルタ１８および低域色信号通過
フィルタ２０に与える。

ＦＭ輝度信号通過フィルタ１８は、ＦＭ変調器１１で変
調された周波数帯域のＦＭ輝度信号を通過させて、ＦＭ
ＩＩＩＩ器１９に与える。ＦＭ復調器１９は、ＦＭ輝度
信号を復調して輝度信号を導出し、それを第３の加算回
路２２に与える。一方、低域色信号通過フィルタ２０は
、低域変換器１３で変換された周波数の低域色信号を通
過させて、高域変換器２１に与える。高域変換器２１は
、低域色信号を３．５８ＭＨｚの色信号に変換して、第
３の加算回路２２に与える。第３の加算回路２２は、復
調された輝度信号と色信号とを加算して、再生複合映像
信号として出力端子２３へ出力する。

［発明が解決しようとする問題点］ 従来のＶＴＲは、上述のように構成されているので、磁
気テープ１に記録されている画像情報を再生するとき、
出力端子２３から出力される再生信号出力は、磁気テー
プ１から実時間で時々刻々と再生される再生出力であり
、その出力をモニタに表示すると、再生画面は動画であ
る。そして、この再生画面（動画）のうち、任意の画面
を部分的に静止させ、その静止画の一部と、残りの部分
は実時間で再生される画面（動画）とを、同一画面内で
つなぎ合わせて表示するようなことは不可能であった。

この発明の目的は、映像信号中、任意の画像情報によっ
て表わされる静止画と、実時間で出力される映像信号に
基づく動画とを同一画面内で一部ずつつなぎ合わせて表
示することのできる機能を有するＶＴＲを提供すること
である。

［問題点を解決するための手段］ この発明は、映像信号を出力するための映像信号出力手
段と、映像信号出力手段から出力される映像信号のうち
、任意の１フィールド分の映像信号の画像情報を記憶す
るための画像情報記憶手段と、画像情報記憶手段に対し
て、情報を記憶するか、記憶されている情報を読出すか
の指示をする読み書き制御手段と、映像信号出力手段か
ら出力される映像信号および画像情報記憶手段から読出
されて出力される１フィールド分の画像情報を切換える
スイッチング手段と、映像信号に基づく実画面と１フィ
ールド分の画像情報に基づく静止画面とが任意の割合で
モニタに同時に表示されるように、スイッチング手段に
対して所定の切換タイミングを出力するタイミング出力
手段とを含む構成である。

［作用］ 読み書き制御手段は、画像情報記憶手段を読出モードま
たは書込モードに制御する。画像情報記憶手段が読出モ
ードのときにおいて、タイミング出力手段から出力され
る切換タイミングに基づいてスイッチング手段が切換え
られると、映像信号出力手段から出力される映像信号と
、画像情報記憶手段から読出される１フィールド分の画
像情報とが、切換えられて出力される。したがって、ス
イッチング手段の出力は、映像信号に基づく実画面と、
画像情報に基づく静止画面とからなり、それをモニタに
４えれば、同時に任意の割合で動画と静止画との組合せ
画面が表示される。

また、読み書き１１１１０手段は、＃Ｊ鍮情報記憶手段
を単に読出モードまたは書込モードに制御するだけでな
く、読出アドレスをＩＩ　Ｉ！Ｉすることもできる。

そして、そのアドレスの−Ｊｉｌｔにより、静止画面を
部分的拡大画面、縮小画面、モザイク画面、階調落とし
画面等の特殊画面が、画像情報記憶手段から出力される
。

［実施例コ 以下には、図面を参照して、この発明の一実施例につい
て説明をする。

第１図は、この発明の一実施例の要部構成を示すブロッ
ク図である。

第１図を参照して、入力端子４１には図示しないチュー
ナ＠路から映像信号が入力される。記録／再生部４２は
、第１１図を参照して説明した記録媒体としての磁気テ
ープ１、記録系ブロック２、ヘッド切換スイッチ３、ロ
ータリトランス４、ヘッド５、再生系ブロック６、テー
プ走行駆動回路７およびモード選択スイッチ８を含むも
のである。

記録／再生部４２からは、記録媒体から再生された再生
映像信号が出力される。この再生映像信号と入力端子４
１から入力する映像信号とは、切換スイッチ４３に与え
られ、切換えられる。

切換スイッチ４３の出力は、一方では、実画面／メモリ
画面切換スイッチ４４を介して出力端子４５に出力され
る。また、他方では、映像信号メモリ４６に与えられる
。映像信号メモリ４６は、１フィールド分の映像信号の
画像情報を記憶することができるメモリで、記憶形式（
ディジタル方式、アナログ方式、半導体メモリ、磁気メ
モリなど）に応じて、信号変換部（たとえば、アナログ
／ディジタル変換器）などのメモリ機能を果たすために
必要な部分を含む回路である。

切換スイッチ４３から出力される映像信号は、また、ア
ドレスカウンタ４７に与えられる。アドレスカウンタ４
７は、映像信号に含まれる垂直同期信号および水平同期
信号を抜取り、該抜取った同期信号に同期して、映像信
号メモリ４６の番地制御を行なうものである。アドレス
カウンタ４７によって抜取られた垂直同期信号は、メモ
リ読み書き制御回路４８に与えられるとともに、抜取ら
れた垂直同期信号および水平同期信号は、実画面／メモ
リ画面切換回路４９に与えられる。

メモリ読み書きＩＩＪ御回路４８は、映像信号メモリ４
６の書込モードと読出モードとを切換制御するための回
路である。この回路４８は、メモリ書込指令スイッチ５
０のオン／オフに応答して、切換ＩＩＪ　Ｍｅを行なう
。メモリ書込指令スイッチ５ｏは、たとえば常閉接点で
、オン状態のときにはメモリ読み書き制御回路４８が書
込制御をするようにされている。したがって、このスイ
ッチ５０が押されてオフされることにより、メモリ書込
１１Ｊ　Ｉ１１回路４８は、映像信号メモリ４６を読出
モードにする。

映像信号の同期信号に同期して動作する実画面／メモリ
画面切換回路４９は、実画面／メモリ画面切換スイッチ
４４９スイツチングを制御する回路である。この回路４
９は、２分割画面表示指令スイッチ５１のオンに応答し
て動作し、実画面／メモリ画面切換スイッチ４４と所定
のタイミングで切換えるものである。なお、切換スイッ
チ４４は、たとえば、高速のアナログスイッチ【Ｃで構
成されている。

第２図は、アドレスカウンタ４７の構成の一例を示すブ
ロック図である。アドレスカウンタ４７は、１フイール
ドの画像情報を映像信号メモリ４６（第１図参照）のメ
モリマツプ上に書込／読出をするときのアドレスを決め
るカウンタである。

このアドレスカウンタ４７は、水平方向のアドレス（Ｈ
アドレス）を決定するＨアドレスカウンタ５２と、垂直
方向の７ドレス（■アドレス）を決定する■アドレスカ
ウンタ５３と、映像信号から同期信号を抜取るためのシ
ンク抜取り回路５４とを含む構成である。

そして、たとえば、Ｈアドレスカウンタ５２のクロック
端子ＧＫには、４ＭＨｚの基準クロック（この基準クロ
ックは、ＶＴＲに内蔵されている図示しない発振回路等
から出力される）が与えられ、該アドレスカウンタ５２
のリセット端子Ｒには、シンク抜取り回路５４から出力
される水平同期信号（以下「Ｈシンク」という）が与え
られる。

また、■アドレスカウンタ５３のクロック端子ＣＫには
、シンク抜取り回路５４から出力されるＨシンクが与え
られ、該カウンタ５３のリセット端子Ｒには、シンク抜
取り回路５４から出力される垂直同期信号（以下「Ｖシ
ンクＪという）が与えられる。そして、Ｈアドレスカウ
ンタ５２からは、Ｈシンクの周期で、８ビツトのＨアド
レス信号が出力され、■アドレスカウンタ５３からは、
Ｖシンクの周期で８ビツトのＶアドレス信号が出力され
る。そして、これらＨアドレス信＠みよびＶアドレス信
号に基づいて、第３図に示されるように、２５６Ｘ２５
６のメモリマツプのアドレスが特定される。

第４図は、Ｈアドレスカウンタ５２およびＶアドレスカ
ウンタ５３から出力されるＨアドレス信号およびＶアド
レス信号のタイミングチャートである。第４図に示され
るように、■アドレスカウンタ５３は、Ｖシンクに同期
して、■シンク１周期に信号レベルが１度反転する最下
位ビットのＶ７ないしＶシンクの１周期に２５５回レベ
ルが反転する最下位ピットの■０までの、８ビット信号
で構成されている。また、Ｈアドレスカウンタ５２から
出力されるＨアドレス信号は、Ｈシンクに同期する、最
上位ピットＨ７から最下位ピットＨＯまでの８ビツトの
信号で構成されている。さらに、Ｈアドレス信号の最下
位ピット１」０と４ＭＨ１の基準りｑツクとの関係は、
図示のように、基準クロックが最下位ピットＨＯの２倍
の周波数を有している。

第５図は、メモリ読み書き制御回路４８の構成の一例を
示す図である。第５図に示されるように、メモリ読み書
き制御回路４８は、たとえばフリップフロップで構成さ
れており、■端子に与えられるＶシンクに基づいて駆動
される。すなわち、映像信号メモリ４６の読み書きのモ
ード切換は、再生画面に同期して行なう必要がある。し
たがって、メモリ書込指令スイッチ５０からの読出指令
信号がＤ端子に与えられ、この信号がＶシンクに同期し
て取込まれて、Ｑ端子からメモリ読出指令信号または０
端子からメモリ書込指令信号が出力される構成になって
いる。

第６図および第７図は、実画面／メモリ画面切換回路４
９の構成を説明するための図である。実画面／メモリ画
面切換回路４９は、たとえば、アドレスカウンタ４７の
出力を入力とするゲート回路によって構成することがで
きる。第５図を参照して、実画面／メモリ画面切換回路
４９が、モニタの中央から上に映像信号メモリ４６から
出力されるメモリ画面を表示し、モニタの中央から下に
は実画面を表示するように切換える回路とする場合は、
実画面／メモリ画面切換回路４９は、■アドレスカウン
タ５３の出力の最上位ビットＶ７（第４図参照）を取出
して出力するゲート回路とすればよい。なぜならば、■
アドレスカウンタ５３の最上位ビット■７は、１フィー
ルド期間の中央においてそのレベルが反転する信号であ
るから、この信号に基づいてモニタの中央で切換ねるタ
イミングの信号を得ることができるからである。なお、
モニタの中央から上を実画面、中央から下をメモリ画面
にする場合には、■アドレスカウンタ５３から出力され
る最上位ビットをインバータ等で反転させればよい。

また、第６図に示されるように、モニタを４分割して、
モニタの左上だけにメモリ画面を表示する場合には、次
のように構成すればよい。すなわち、Ｈアドレスカウン
タ５２の最上位ビットＨ７と、■アドレスカウンタ５３
の最上位ビット■７とをＯＲゲート５５を通し、その信
号を、実画面／メモリ１ｊＷＪ切換信号とすればよい。

なお、この場合においても、メモリ画面と実画面とを入
替える場合は、ＯＲゲート５５の出力をインバータ等で
反転させればよい。

その他、実画面とメモリ画面との表示の態様は、Ｈアド
レスカウンタ５２の出力ピットとＶアドレスカウンタ５
３の出力ピットとを特徴とする特許ト回路の構成を変更
することにより、様々に構成できる。

その際、実画面／′メモリ画面切換回路４つは、構成の
異なる複数のゲート回路を備えており、いずれのゲート
回路の出力を実画面／メモリ画面切換信号として出力す
るかを選択できるようにし、モニタに色々異なるＳ様で
メモリ画面と実画面とを切換えて表示することができる
ものとしてもよい。

また、実画面／メモリ画面切換回路４９は、単一のゲー
ト回路で構成されており、メモリ画面と実画面との組合
せ画面を１つの態様でのみモニタに表示することができ
るようなものであってもよい。

次に、第１図の回路の動作について、波形図を参照して
説明をする。まず、第１図および第８図を参照して、映
像信号メモリ４６が書込モードのときの動作について説
明をする。

切換スイッチ４３は、記録媒体に記録されている映像信
号をモニタに表示するときは端子ａ側に接続され、放送
信号をモニタに表示するときは端子す側に接続される。

メモリ書込指令スイッチ５０は、前述したように常閉ス
イッチで、オン状態のときはメモリ読み書ぎ１．ＩＪ御
回路４８にローレベルの信号が与えられている。メモリ
読み書き＆＋制御回路４８は、アドレスカウンタ４７か
ら与えられるＶシンクにｆ２ａ′ＩＡシてこの０−レベ
ル信号を読取り、映像（ル号メモリ４６にローレベルの
メモリ書込制御信号を与える。

映像信号メモリ４６は書込状態では、常に新しい画像デ
ータが書込まれている。すなわち、古い画一データは消
去され、最新の１フイールドの１ｉＩｉｉ像データが書
込まれている。したがって、使用者が静止させたい任意
のｍＷＪを見つけたときは、メモリ書込指令スイッチ５
０を押圧して、該スイッチ５０をオフ状態にすることに
なる。そうすれば、メモリ書込指令ス１′ツチ５０から
メモリ読み書ぎ制御回路４８に与えられる信号がハイレ
ベルになり、メモリ読み書き＆ｌＪ　Ｉ１１回路４８は
そのハイレベル信号をＶシンクに同期して読取り、ハイ
レベルの読出制御信号を映像信号メモリ４６に出力する
。

そして、映像信号メモリ４６は読出モードとなる。

次に、映像信号メモリ４６が読出モードのときの動作を
、１４１図の回路および第９図のタイミングチャートを
参照して説明をする。

映像信号メモリ４６に記憶されている１フィールド分の
画像情報は、アドレスカウンタ４７で指定されるアドレ
ス順序に従って、サイクリックに実画面／メモリ画面切
換スイッチ４４の端子すに出力されている。

この状態で、２分割画面表示指令スイッチ５１が押圧さ
れると、実画面／メモリ画面切換＠路４９が動作し、た
とえば第６図を参照して説明したように、垂直同期信号
の最上位ピットｖ７に同期したタイミングで実画面／メ
モリ画面切換スイッチ４４が切換制御される。

より具体的に言えば、第９図に示されるように、Ｖシン
クの立ち下がりタイミングを基準として、時１ＩＩＩＴ
、の間は、切換スイッチ４４は端子ａ側にされ、残りの
時間Ｔｚｌｆｔは、切換スイッチ４４は端子す側に切換
えられる。そして、この動作は、■シンクに同期して繰
返される。この場合、時間Ｔ、と時間Ｔ２との長さの割
合は、前述したように、ＶシンクおよびＨシンクを入力
とするゲート回路によって各種変更することができる。

また、別の方法として、■シンクの一周期をＨシンクの
パルス数で計数するカウンタを設け、このカウンタの計
数値が所定の計数値になったときに切換信号を出力する
ようにすれば、時間Ｔ、と時ｆｌｌ　Ｔ　２との長さの
割合を自由に変更することができる。

このようにして切換スイッチ４４が切換えられることに
より、モニタには、たとえばほぼ上半分に実画面が表示
され、はぼ下半分にメモリ画面が表示されることになる
。

また、切換信号の切換タイミング、すなわち時ｍＴ、と
時ｆｉｌ　Ｔ　２との長さの割合を、ＴＩ’　とＴ２′
とに変更すれば、表示される実画面とメモリ画面との表
示割合も切換タイミングに応じて変化する。

ざらに、実画面／メモリ画面切換回路４９がＶシンク−
周期の期間中に切換える点を１箇所とせず、複数箇所と
すれば、モニタには、たとえば、上から実ｌ！１１１１
ｉ−メモリｍ面一実画面またはメモリ画面−実画面−メ
モリ画面−実画面というように任意の分割画面を表示す
ることができる。さらにまた、第７図で示したように、
モニタの左上４分の１にメモリ画面を表示するようにも
できる。さらには、モニタの中央部だけにメモリ画面ま
たは実画面を表示するようにもできる。このような表示
の態様は任意に変更することができる。

また、アドレスカウンタ４７によって、映像信号メモリ
４６から読出される信号の読出を制御すれば、静止画を
縮小画面として表示することもできる。第１０図は、そ
のように制御する場合のメモリマツプから読出されるア
ドレスの一例を示している。第３図に示されるマツプ構
成で２５６×２５６の画素がメモリに書込まれている場
合において、読出モードのときにアドレスカウンタ４７
によって指定されるアドレスのカウント数を、Ｈアドレ
スおよびＶアドレスともに２倍にすれば、第１０図に示
されるアドレスの画素だけが読出され、画素が間引かれ
た（２５６／２）Ｘ　（２５６／２）画素の縮小画面を
得ることができる。なお、ここでは映像信号メモリのマ
ツプ構成を２５６×２５６で説明したが、この数は任意
の数ｎＸＩ（ｎ、■は整数）に変更できることはもちろ
んである。

また、アドレスカウンタ４７の制御の仕方を変えれば、
上述のような縮小画面だけでなく、拡大画面、モザイク
画面、縦方向だけの拡大画面、横方向だけの拡大画面等
の種々の特殊画面を表示することができる。

さらに、実画面一メモリ画面切換スイッチ４４の出力は
、記録／再生装置Ｆ４２にフィードバックされるように
構成されているので、実画面とメモリ画面とが切換えら
れる画像情報を記録媒体に際記録することができる。

この発明は、通常再生時のみならず、スローモーション
再生時、スピード再生時等の特殊再生時にも、別設の回
路変更なく同様に適用することができる。

また、上記実施例の説明では、記録媒体として磁気テー
プを利用したものについて説明したが、記録媒体は、磁
気ディスク、光磁気ディスク、光ディスク等のものであ
っても同様に適用可能である。

［発明の効果］ 以上のように、この発明は、ＶＴＲの再生画面または放
送画面の任意の１画面を１フイールド記憶手段に記憶し
、実時間の映像画面と合成して２分割や多分割の合成画
面を作成するようにしたので、実Ｖ＃間の動画と記憶手
段に記憶された静止画とを同一画面内に表示でき、また
、その表示画面を記録できるという、従来存在しなかっ
た新規な機能が付加されたＶＴＲとすることができ、多
用途、簡便かつ有用なＶＴＲを提供することができる。

特に、画像の編集等をする際に有用なＶＴＲとすること
ができる。

【図面の簡単な説明】

第１図は、この発明の一実施例の要部構成を示すブロッ
ク図である。第２図は、アドレスカウンタの構成の一例
を示す図である。第３図は、映像信号メモリ４６のメモ
リマツプの一例を示す図である。Ｎ４図は、Ｈアドレス
およびＶアドレスのタイミングチャートである。第５図
は、メモリ読み書き制御回路４８の構成の一例を示す図
である。 第６図および第７図は、実画面／メモリ画面切換回路４
９の構成の一例を説明するための図である。 第８図および第９５！Ａは、第１図の回路動作を説明す
るためのタイミングチャートである。第１０図は、縮小
画面を表示する場合のメモリの読出制御を説明プるため
の図である。第１１図は、従来のＶ　Ｔ　Ｒの構成の一
例を示すブロック図である。 図において、１は磁気テープ、４４は実画面／メモリ画
面切換スイッチ、４６は映像信号メモリ、４７はアドレ
スカウンタ、４８はメモリ読み書き制御回路、４９は実
画面／メモリ画面切換回路、５０はメモリ書込指令スイ
ッチ、５１は２分割画面表示指令スイッチを示す。

Claims (6)

【特許請求の範囲】
1. （１）映像信号を出力するための映像信号出力手段、 前記映像信号出力手段から出力される映像信号のうち、
   任意の１フィールド分の映像信号の画像情報を記憶する
   ための画像情報記憶手段、 前記画像情報記憶手段に対して、画像情報を記憶するか
   、記憶されている画像情報を読出すかを指示するための
   読み書き制御手段、 前記映像信号出力手段から出力される映像信号と、前記
   画像情報記憶手段から読出される１フィールド分の画像
   、情報とを切換えるためのスイッチング手段、および 前記映像信号に基づく実画面と１フィールド分の画像情
   報に基づく静止画面とが、任意の割合でモニタに同時に
   表示されるように、前記スイッチング手段に対して所定
   の切換タイミングを出力するためのタイミング出力手段
   、を含む映像記録再生装置。
2. （２）前記映像信号出力手段は、 記録媒体に記録された映像信号を再生して出力する再生
   映像信号出力手段と、 他の装置からこの装置に入力される映像信号を検出して
   出力する検出出力手段とを含む、特許請求の範囲第１項
   記載の映像記録再生装置。
3. （３）前記再生映像信号出力手段は、前記記録媒体から
   再生信号を再生するための再生ヘッドおよび再生信号処
   理回路系からなり、 前記検出出力手段は、放送信号を受信して復調するため
   のチューナ回路系からなる、特許請求の範囲第２項記載
   の映像記録再生装置。
4. （４）前記読み書き制御手段は、 前記記憶手段のアドレスを制御するアドレスカウンタ手
   段と、 前記映像信号の基準同期信号に同期して、前記記憶手段
   を書込状態または読出状態にする制御手段とを含み、 前記アドレスカウンタ手段により制御されるアドレスを
   変化させることにより、前記記憶手段から、任意のアド
   レスに記憶された画像情報だけが読出可能にされている
   、特許請求の範囲第１項記載の映像記録再生装置。
5. （５）前記スイッチング手段の出力は、前記記録媒体に
   再記録可能にされている、特許請求の範囲第１項または
   第４項記載の映像記録再生装置。
6. （６）前記タイミング出力手段から出力される切換タイ
   ミングは変化自在である、特許請求の範囲第１項または
   第４項記載の映像記録再生装置。