JPS61198667A - イメ−ジセンサの製造方法 - Google Patents
イメ−ジセンサの製造方法Info
- Publication number
- JPS61198667A JPS61198667A JP60038054A JP3805485A JPS61198667A JP S61198667 A JPS61198667 A JP S61198667A JP 60038054 A JP60038054 A JP 60038054A JP 3805485 A JP3805485 A JP 3805485A JP S61198667 A JPS61198667 A JP S61198667A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoelectric conversion
- substrate
- image sensor
- photo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 239000007769 metal material Substances 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 239000012780 transparent material Substances 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
- H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は基板上に多数の光電変換素子を配列して構成さ
れるイメージセンサの製造方法に係り、特に隣接する光
電変換素子間のリークｉ！流を低減するための遮光膜の
形成方法に関する。
れるイメージセンサの製造方法に係り、特に隣接する光
電変換素子間のリークｉ！流を低減するための遮光膜の
形成方法に関する。
ファクシミリ、ＯＣＲ，電子撮像管等において原稿上の
画Ｗ１読取りに用いられるイメージセンサとしては各種
のものが知られているが、近年、原稿幅と同一の読取り
長を有する長尺型−次元イメージセンサのＲＲが精力的
に進められている。このようなイメージセンサに対し、
特に最近では高解像度の読取りを可能とするために、光
電変換素子の配列の＾密度化の要求が＾まっている。
画Ｗ１読取りに用いられるイメージセンサとしては各種
のものが知られているが、近年、原稿幅と同一の読取り
長を有する長尺型−次元イメージセンサのＲＲが精力的
に進められている。このようなイメージセンサに対し、
特に最近では高解像度の読取りを可能とするために、光
電変換素子の配列の＾密度化の要求が＾まっている。
イメージセンサにおける光電変換素子の特性のうち、電
流−電圧特性は素子の性能を決定する最も基本的かつ重
要な因子である。ところが、従来のイメージセンサでは
高密度化に伴い隣接する光電変換素子の電極間にリーク
電流が生じ、それが電流−電圧特性の劣化要因となって
いた。この問題をさらに詳しく説明する。
流−電圧特性は素子の性能を決定する最も基本的かつ重
要な因子である。ところが、従来のイメージセンサでは
高密度化に伴い隣接する光電変換素子の電極間にリーク
電流が生じ、それが電流−電圧特性の劣化要因となって
いた。この問題をさらに詳しく説明する。
この種の長尺型イメージセンサにおいて、基板上に配列
形成される複数個の光電変換素子は各光電変換素子毎に
分割形成された個別電極と、各光電変換素子に共通の透
明導電膜からなる共通電極とで光電変！Ｉ！膜を挟んで
構成されるサンドインチ構造がとられる。このような構
造のイメージセンサでは、各光電変換素子を流れる電流
は光電変換膜と共通電極との界面で形成されるポテンシ
ャル・バリヤによってダイオード特性を示すが、この素
子方向を流れる電流とは別に、隣接する光電変換素子の
個別電極間を流れる方向性を持たないリーク電流も存在
する。特に、高密度のイメージセンサでは素子方向を流
れる電流に対してリーク電流が数十％にも達し、センサ
のＭＴＦ特性を著しく劣化させる要因となる。このため
、高密度イメージセンサにおいては何らかのリーク電流
抑制手段が必要となる。
形成される複数個の光電変換素子は各光電変換素子毎に
分割形成された個別電極と、各光電変換素子に共通の透
明導電膜からなる共通電極とで光電変！Ｉ！膜を挟んで
構成されるサンドインチ構造がとられる。このような構
造のイメージセンサでは、各光電変換素子を流れる電流
は光電変換膜と共通電極との界面で形成されるポテンシ
ャル・バリヤによってダイオード特性を示すが、この素
子方向を流れる電流とは別に、隣接する光電変換素子の
個別電極間を流れる方向性を持たないリーク電流も存在
する。特に、高密度のイメージセンサでは素子方向を流
れる電流に対してリーク電流が数十％にも達し、センサ
のＭＴＦ特性を著しく劣化させる要因となる。このため
、高密度イメージセンサにおいては何らかのリーク電流
抑制手段が必要となる。
このリーク電流抑制手段として従来種々の方法が提案さ
れているが、その一つに特開昭５８−１９５３５６号公
報等に記載されているように、光電変換素子と光電変換
素子との間の部分（以下、非入電変換領域という）への
入射光を遮断するための遮光膜を形成して素子間を高抵
抗化する方法がある。しかしながら、この方法では光電
変換素子領域に対応する部分に窓部を有した遮光膜が、
非光電変換素子ｆｒ４域、すなわち個別Ｎ極と個別電極
との間の部分への入射光のみを正確に遮断するように個
別電極と遮光膜との位置合せを非常に高精度に行なうこ
とが必要である。この要求はイメージセンサが高密度化
されるほど厳しくなるためその実施が困難となり、コス
トも非常に高くなるという問題があった。
れているが、その一つに特開昭５８−１９５３５６号公
報等に記載されているように、光電変換素子と光電変換
素子との間の部分（以下、非入電変換領域という）への
入射光を遮断するための遮光膜を形成して素子間を高抵
抗化する方法がある。しかしながら、この方法では光電
変換素子領域に対応する部分に窓部を有した遮光膜が、
非光電変換素子ｆｒ４域、すなわち個別Ｎ極と個別電極
との間の部分への入射光のみを正確に遮断するように個
別電極と遮光膜との位置合せを非常に高精度に行なうこ
とが必要である。この要求はイメージセンサが高密度化
されるほど厳しくなるためその実施が困難となり、コス
トも非常に高くなるという問題があった。
本発明の目的は、光電変換素子間の非光電変換素子領域
の部分への不要な入射光を遮断するための遮光膜を、特
別な位置合せを必要とすることなく高精度に形成できる
イメージセンサの製造方法を提供することにある。
の部分への不要な入射光を遮断するための遮光膜を、特
別な位置合せを必要とすることなく高精度に形成できる
イメージセンサの製造方法を提供することにある。
Ｃ発明の概要）
本発明は上記の目的を達成するため、透明基板と、この
基板上に形成され、複数に分割された不透明金属材料か
らなる個別電極と、これらの個別電極を全体的に覆うよ
うに前記基板上に形成された光電変換膜と、この光電変
換膜上に形成された透明環′ＲＩｌ！からなる共通電極
と、この共通電極上に形成され、前記個別電極に対向す
る位置に窓部を有する遮光膜とを備えたイメージセンサ
の製造方法において、前記共通電極上に絶縁膜を形成す
る工程と、絶縁膜上にフォトレジストを形成する工程と
、このフォトレジストを前記基板側から前記露光し、そ
の露光領域を除去して現像する工程と、この露光・現像
されたフォトレジストを用いてリフトオフ法により前記
窓部を有する遮光膜を形成する工程とを含むことを特徴
とするものである。
基板上に形成され、複数に分割された不透明金属材料か
らなる個別電極と、これらの個別電極を全体的に覆うよ
うに前記基板上に形成された光電変換膜と、この光電変
換膜上に形成された透明環′ＲＩｌ！からなる共通電極
と、この共通電極上に形成され、前記個別電極に対向す
る位置に窓部を有する遮光膜とを備えたイメージセンサ
の製造方法において、前記共通電極上に絶縁膜を形成す
る工程と、絶縁膜上にフォトレジストを形成する工程と
、このフォトレジストを前記基板側から前記露光し、そ
の露光領域を除去して現像する工程と、この露光・現像
されたフォトレジストを用いてリフトオフ法により前記
窓部を有する遮光膜を形成する工程とを含むことを特徴
とするものである。
すなわち、本発明においては透明基板を使用し、個別電
極をマスクとして基板の裏面側からの露光によるセルフ
アライメント技術によって、個別電極に対応した位置に
遮光膜の窓部を形成するようにしたことを骨子とする。
極をマスクとして基板の裏面側からの露光によるセルフ
アライメント技術によって、個別電極に対応した位置に
遮光膜の窓部を形成するようにしたことを骨子とする。
本発明によれば、個別電極をマスクとしてフォトレジス
トを露光し現像した後、遮光膜をリフトオフ法によりパ
ターニングすることによって遮光膜の窓部を形成するた
め、個別電極と遮光膜との位置合せ工程を省略できる。
トを露光し現像した後、遮光膜をリフトオフ法によりパ
ターニングすることによって遮光膜の窓部を形成するた
め、個別電極と遮光膜との位置合せ工程を省略できる。
従って、個別電極の配列ピッチが非常に小さく高密度で
ありながら、充電変換素子間のリーク電流の小さい高性
能のイメージセンサを低コストで実現することが可能と
なる。
ありながら、充電変換素子間のリーク電流の小さい高性
能のイメージセンサを低コストで実現することが可能と
なる。
第１図（ａ）〜（ｊ＞は本発明の一実施例に係るイメー
ジセンサの製造工程を示すものである。
ジセンサの製造工程を示すものである。
本実施例においては、まずガラス基板等の透明基板１上
に、Ｃｒ等の不透明金属材料からなる個別電極２を形成
する。個別電極２は例えば基板１を清浄化した侵、第１
図（ａ＞に示すように蒸着またはスパッタリング法等で
Ｃｒ膜２′を３０００人程度０膜厚に被着し、次いで第
１図（ｂ）に示すようにＰＥＰ工程でパターニングする
ことによって形成される。
に、Ｃｒ等の不透明金属材料からなる個別電極２を形成
する。個別電極２は例えば基板１を清浄化した侵、第１
図（ａ＞に示すように蒸着またはスパッタリング法等で
Ｃｒ膜２′を３０００人程度０膜厚に被着し、次いで第
１図（ｂ）に示すようにＰＥＰ工程でパターニングする
ことによって形成される。
次に、第１図（Ｃ）に示すように、個別電極２を全体的
に覆うように帯状の光電変換１１３を形成する。この光
電変換１１３は好ましくはアモルファスシリコン躾であ
り、プラズマＣＶＤ法等により形成される。次に、第１
図（ｄ）に示すように少なくとも光電変換１１３上に位
置するようにＩＴＯ等の透明導電膜からなる共通電極４
をスパッタリング法等で形成する。
に覆うように帯状の光電変換１１３を形成する。この光
電変換１１３は好ましくはアモルファスシリコン躾であ
り、プラズマＣＶＤ法等により形成される。次に、第１
図（ｄ）に示すように少なくとも光電変換１１３上に位
置するようにＩＴＯ等の透明導電膜からなる共通電極４
をスパッタリング法等で形成する。
次に、第１図（ｅ）に示すように少なくとも共通電極４
上に、後述する遮光膜と光電変換１１３あるいは個別電
極２との電気的接触を防止する目的で、８１０２等の薄
い絶縁１１５をプラズマＣＶＤ法等により形成する。
上に、後述する遮光膜と光電変換１１３あるいは個別電
極２との電気的接触を防止する目的で、８１０２等の薄
い絶縁１１５をプラズマＣＶＤ法等により形成する。
次に、第１図（ｆ）に示すように絶縁膜５上に、ポジ型
フォトレジスト６を塗布する。そして、第１図（Ｇ）に
示すように基板１側から紫外光を入射して、個別電極２
をマスクとするセルフアライメントによりフォトレジス
ト６を露光し、ざらに第１図（ｈ）に示すように露光領
域を除去して現像を行なうことにより、個別電極２に対
応するパターンを残す。この場合、光電変換膜３はアモ
ルファスシリコン躾等であれば光透過性を示し、また絶
縁膜５についてもＳ ｉ ０２１１１等材質の選定と膜
厚を十分に低く抑えることにより光透過性を示すので、
基板１側からのフォトレジスト６の露光は、照射する紫
外光のパワーをある程度大きくし、また照射時間を適宜
選定することで問題な〈実施できる。
フォトレジスト６を塗布する。そして、第１図（Ｇ）に
示すように基板１側から紫外光を入射して、個別電極２
をマスクとするセルフアライメントによりフォトレジス
ト６を露光し、ざらに第１図（ｈ）に示すように露光領
域を除去して現像を行なうことにより、個別電極２に対
応するパターンを残す。この場合、光電変換膜３はアモ
ルファスシリコン躾等であれば光透過性を示し、また絶
縁膜５についてもＳ ｉ ０２１１１等材質の選定と膜
厚を十分に低く抑えることにより光透過性を示すので、
基板１側からのフォトレジスト６の露光は、照射する紫
外光のパワーをある程度大きくし、また照射時間を適宜
選定することで問題な〈実施できる。
次に、第１図（１）に示すように遮光膜となる不透明材
料１１１７’ として例えばＣｒ膜を低温蒸着法、低温
スパッタリング法等により形成する。そして、最後に第
１図（ｊ）に示すように残ったフォトレジスト６を剥離
し、リフトオフ法により個別電極２の上方部分、すなわ
ち光電変換素子領域に窓部８を有した遮光１１７を形成
する。
料１１１７’ として例えばＣｒ膜を低温蒸着法、低温
スパッタリング法等により形成する。そして、最後に第
１図（ｊ）に示すように残ったフォトレジスト６を剥離
し、リフトオフ法により個別電極２の上方部分、すなわ
ち光電変換素子領域に窓部８を有した遮光１１７を形成
する。
このように、本発明によるイメージセンサの製造工程で
は高精度が要求される個別電極と遮光膜との位置合せ工
程が不要であるため、個別電極ピッチの非常に小さい＾
密度のイメージセンサを容易に、低コストで製造できる
という利点がある。
は高精度が要求される個別電極と遮光膜との位置合せ工
程が不要であるため、個別電極ピッチの非常に小さい＾
密度のイメージセンサを容易に、低コストで製造できる
という利点がある。
第２図はこのような本発明の製造方法によって得られる
イメージセンサの構造を示したものであり、第１図と相
対応する部分に同一符号を付しである。なお、図中の記
号９は必ずしも必要なものではないが、透明導電膜から
なる共通電極４の電気抵抗を下げてここでの電圧ドロッ
プを小さくするためのＣｒ膜等からなる補助共通電極で
あり、通常、個別電極２と同時に形成される。
イメージセンサの構造を示したものであり、第１図と相
対応する部分に同一符号を付しである。なお、図中の記
号９は必ずしも必要なものではないが、透明導電膜から
なる共通電極４の電気抵抗を下げてここでの電圧ドロッ
プを小さくするためのＣｒ膜等からなる補助共通電極で
あり、通常、個別電極２と同時に形成される。
第１図（ａ）〜（ｊ）は本発明の一実施例に係るイメー
ジセンサの製造方法を説明するための工程図、第２図（
ａ）（ｂ）は本発明の製造方法によって得られるイメー
ジセンサの構造を示す平面図およびＡ−Ａ断面図である
。 １・・・透明基板、２・・・不透明金属材料からなる個
別電極、３・・・光電変換膜、４・・・透明環ｉ！膜か
らなる共通電極、５・・・絶縁膜、６・・・ポジ型フォ
トレジスト、７・・・遮光膜、８・・・窓部、９・・・
補助共通電極。
ジセンサの製造方法を説明するための工程図、第２図（
ａ）（ｂ）は本発明の製造方法によって得られるイメー
ジセンサの構造を示す平面図およびＡ−Ａ断面図である
。 １・・・透明基板、２・・・不透明金属材料からなる個
別電極、３・・・光電変換膜、４・・・透明環ｉ！膜か
らなる共通電極、５・・・絶縁膜、６・・・ポジ型フォ
トレジスト、７・・・遮光膜、８・・・窓部、９・・・
補助共通電極。
Claims (2)
- （１）透明基板と、この基板上に形成され、複数に分割
された不透明金属材料からなる個別電極と、これらの個
別電極を全体的に覆うように前記基板上に形成された光
電変換膜と、この光電変換膜上に形成された透明導電膜
からなる共通電極と、この共通電極上に形成され、前記
個別電極に対向する位置に窓部を有する遮光膜とを備え
たイメージセンサの製造方法において、前記共通電極上
に絶縁膜を形成する工程と、絶縁膜上にフォトレジスト
を形成する工程と、このフォトレジストを前記基板側か
ら前記露光し、その露光領域を除去して現像する工程と
、この露光・現像されたフォトレジストを用いてリフト
オフ法により前記窓部を有する遮光膜を形成する工程と
を含むことを特徴とするイメージセンサの製造方法。 - （２）前記光電変換膜がアモルファスシリコン膜である
ことを特徴とする特許請求の範囲第１項記載のイメージ
センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60038054A JPS61198667A (ja) | 1985-02-27 | 1985-02-27 | イメ−ジセンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60038054A JPS61198667A (ja) | 1985-02-27 | 1985-02-27 | イメ−ジセンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198667A true JPS61198667A (ja) | 1986-09-03 |
Family
ID=12514800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60038054A Pending JPS61198667A (ja) | 1985-02-27 | 1985-02-27 | イメ−ジセンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198667A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63275167A (ja) * | 1987-05-07 | 1988-11-11 | Nec Corp | 密着イメ−ジセンサの製造方法 |
-
1985
- 1985-02-27 JP JP60038054A patent/JPS61198667A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63275167A (ja) * | 1987-05-07 | 1988-11-11 | Nec Corp | 密着イメ−ジセンサの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4332075A (en) | Method of producing thin film transistor array | |
| US7902451B2 (en) | Solar cell and fabrication method thereof | |
| US7763490B2 (en) | Thin film transistor substrate and method for fabricating the same | |
| KR20000064895A (ko) | 감광 픽셀 어레이 | |
| US6495386B2 (en) | Method of manufacturing an active matrix device | |
| CN210325749U (zh) | 一种阵列基板及显示面板 | |
| US4736234A (en) | Method of fabrication of a light image detector and a two-dimensional matrix detector obtained by means of said method | |
| JPS61198667A (ja) | イメ−ジセンサの製造方法 | |
| JPH0369186B2 (ja) | ||
| TWI247158B (en) | Liquid crystal display device and its manufacturing method | |
| JPS6367772A (ja) | イメ−ジセンサおよびその製造方法 | |
| JPS6132571A (ja) | 光電変換装置 | |
| US5084399A (en) | Semi conductor device and process for fabrication of same | |
| KR100237684B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH0691105B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN110223986B (zh) | 阵列基板及其制备方法 | |
| JPS6251257A (ja) | イメ−ジセンサの製造方法 | |
| JP2669919B2 (ja) | 光電変換素子の製造方法 | |
| JPH03186820A (ja) | マトリクス型液晶表示基板の製造方法 | |
| JPH03271720A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法 | |
| JPS61292959A (ja) | イメ−ジセンサの製造方法 | |
| JPS59151456A (ja) | 混成集積化光センサ用光電変換素子とその製造方法 | |
| JPS61232668A (ja) | イメ−ジセンサおよびその製造方法 | |
| JP2639645B2 (ja) | 光電変換装置の作成方法 | |
| JPS61171161A (ja) | 一次元イメ−ジセンサ |