JPS61292959A - イメ−ジセンサの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は基板上に多数の光電変換素子を配列して構成さ
れるイメージセンサの製造方法に係り、特に隣接する光
電変換素子相互間のリーク電流を効果的に低減させたイ
メージセンサの製造方法に関する。

〔発明の技術的背景とその問題点〕

ファクシミリ、ＯＣＲ，’１子１１１１Ｗｉ４管等にお
いて、原稿上の画像の読取りに用いられるイメージセン
サとして従来より各種のものが知られているが、特に原
稿幅と同一の読取り長を有する長尺型−次元イメージセ
ンサが注目され、その研究・開発が精力的に進められて
いる。このようなイメージセンサに対し、特に最近では
高解像度の読取りを可能とするために、光電変換素子の
配列の高密度化の要求が高まっている。

イメージセンサにおける光電変換素子の特性のうち、高
密度センサでは解像度が特に重要な因子の一つである。

ところが、従来のイメージセンサでは高密度化に伴い隣
接する光電変換素子の電極間に生じるリーク電流の信号
電流に対する比率が大きくなり、それが解像度向上を妨
げる要因となっていた。この問題をさらに詳しく説明す
る。

上記したような長尺型イメージセンサにおいては、一般
に第２図に示されるように基板１上に配列形成される複
数個の光電変換素子は、各光電変換素子毎に分割形成さ
れたＯｒのような金属材料からなる個別電極２と、各光
電変換素子に共通のＩＴＯのような透明導電膜からなる
共通′ＩＭ極４とで水素化アモルファスシリコン（ａ−
８ｉ　：Ｈ）膜等のアモルファス半導体膜３を挟んで構
成されるサンドインチ構造がとられる。この構造のイメ
ージセンサにおいて、光入射に基いて各光電変換素子を
流れる光電流１ｐは、アモルファス半導体１１３と共通
電極４との界面で形成されるポテンシャル・バリヤによ
って流れる方向性を持った信号電流１ｃのほかに、隣接
する個別電極間の電位差によって流れる、方向性を持た
ないリーク電流ＩＬとが存在し、このリーク電流がイメ
ージセンサの解像度を低下させる。

具体的なデータの一例として上述した構造、すなわちＩ
ＴＯ／ａ−８ｉ　：　Ｈ／Ｃｒなる構造の光電変換素子
を有するイメージセンサにおける光電流Ｉｐと信＠電流
１ｃとの比（Ｉ　ｐ　／　］　ｃ　）と、隣接する個別
電極間の電位差との関係を、２ｉＭ１〜２４／Ｍの各密
度のイメージセンサについて測定した結果を第４図に示
す。測定は、２０℃の下で照射光の照度を１００ルクス
として行なった。

この第４図のデータによれば、隣接する個別電極間の電
位差が０．５Ｖ存在した場合、信号電流に対するリーク
電流の比率は密度が８／ｓのもので３０％、１６ａｉ＋
のちので約１２０％であり、高密度化の限界は８／履で
あることがわかる。従って、８／履以上の高密度イメー
ジセンサでは、なんらかのリーク電流抑制手段が必要と
なる。

このリーク電流抑制手段として、従来より（１）光電変
換膜に高抵抗膜を使用する。

（２）　　隣接する光電変換素子相互間の領域への不要
な入射光を遮断するための遮光膜を設ける。

（ａ　光電変換素子相互間を分離する。

等の方法が考えられている。しかしながら、（１）の方
法は光電変換膜のｊ！質、特にμτ（キャリア移動度Ｘ
キャリア寿命）に悪影響を及ぼし、光応答性、帯域特性
等を低下させるという問題がある。

また、（２）　（３１の方法は高精度の位置合せが必要
で、ざらに真空プロセスが必要であることから、イメー
ジセンサの高密度化に伴って製造コストが増大するとい
う欠点があった。

〔発明の目的〕

本発明の目的は、従来のリーク電流抑制手段に見られる
ような弊害を伴うことなく、高密度化した場合に問題と
なる隣接する光電変換素子間のリーク電流を効果的に低
減できるイメージセンサの製造方法を提供することにあ
る。

〔発明の概要〕

本発明は上記目的を達成するため、セラミック基板上に
、複数の分割された不透明金属材料からなる個別電極と
、透明導電膜からなる共通電極とでアモルファス半導体
膜を挟んで構成された複数の光電変換素子を配列して構
成されるイメ−ジセンサを製造するに当り、セラミック
基板の光電変換素子配列面と反対側の面上に所定の光源
からの光を照射することにより、アモルファス半導体膜
の光電変換素子相互間領域を高抵抗化する工程を有する
ことを特徴とする。

すなわち、ａ−８ｉ：Ｈ１！のようなアモルファス半導
体膜をある程度以上の光量２時間で露光すると、露光し
た領域の抵抗値が増大する。この現象は、ステイツク・
ロンスキ（Ｓ　ｔａｅｂｌｅｒ−Ｗ　ｒｏｎｓｋｉ）効
果（光劣化効果ともいう）として知られている。これは
一般に好ましくない現像とされているが、本発明はこの
効果を積極的に利用して、アモルファス半導体膜におけ
る信号電流に寄与しない不要部分、即ち光電変換素子の
相互間の部分を選択的に高抵抗化さゼることにより、リ
ーク電流を減少させるようにしたものである。

また、本発明ではアモルファス半導体膜の光電変換素子
相互間の領域を高抵抗化するための露光をセラミック基
板を通して、個別電極をマスクとして行なう関係から、
露光のための光源としては、セラミック基板を良く透過
する赤外領域の光、すなわちフォトンエネルギーが０．
５〜２．０［ｅＶ］の光を発光するものが好適である。

〔発明の効果〕

本発明によれば、隣接する光電変換素子間に流れるリー
ク電流を効果的に、即ちリーク電流抑制手段を用いない
場合に比べて１／１０以下に低減させることができ、高
密度でありながらリーク電流の掻めて小さい高性能のイ
メージセンサを実現することができる。

また、本発明は不透明金属材料である個別電極をマスク
として露光することにより、アモルファス半導体膜の不
要部分のみを選択的に高抵抗化する方法であるため、光
電変換膜自体に＾抵抗膜を使用する従来方法に見られる
ような性能劣化を伴なうことがない。

さらに、本発明の方法は露光工程のみでリーク電流の抑
制が可能であり、遮光膜ヤ素子分離によりリーク電流を
抑制する方法と異なり煩雑な位置合せや真空プロセスが
不要であるため、製造コストが低く抑えられる。

〔発明の実施例〕

第１図（ａ）〜（ｆ）は本発明の一実施例に係るイメー
ジセンサの製造工程を示す断面図である。

本実施例においては、まずアルミナ等のセラミック基板
１上にＣｒのような不透明金属材料からなる個別電極２
を形成する。個別電極２の形成は、例えばセラミック基
板１を清浄化した後、蒸着法またはスパッタリング法等
により第１図（ａ）に示すようにＣｒ１１２’を３００
０人程度０膜厚に被着し、次いで第１図（ｂ）に示すよ
うにＰＥＰ工程でバターニングすることによって行なわ
れる。

次に、第１図（Ｃ）に示すように、個別電極２を全体的
に覆うように帯状のアモルファス半導体膜３、例えば水
素化アモルファスシリコン（ａ−８ｉ：ｆ−１）ｌＩを
プラズマＣＶＤ法等により形成する。次に、第１図（ｄ
）に示すように少なくともアモルファス半導体膜３上に
位置するように、［ＴＯのような透明導Ｎ躾からなる共
通１ｍＩｆＩ４をスパッタリング法等により形成する。

次に、弄瀧工程（１００℃以上の熱プロセス）が全て終
了した後、第１図（ｅ）に示すようにセラミック基板１
の裏面側、即ち光電変換素子配列面と反対側の面上に光
を照射する。この場合、光源としてはフォトンエネルギ
ーが０．５〜２．０［ｅＶ］の光、つまり主として赤外
領域の光を発光するもの（例えばタングステンランプ）
が望ましく、このような光はセラミック基板１を比較的
容易に透過する。また、この光の照度は２０万ルクス、
照射時間は５時間とした。このような光照射によりアモ
ルファス半導体ｐｌＡ３のうち個別Ｍ極２によって遮ら
れない領域、即ち光電変換素子間の領域を露光する。従
って、この工程により第１図（ｆ）に示されるように、
アモルファス半導体ＩＩ！　３の露光された領域が選択
的に高抵抗層３′　となる。

第２図はこのようにして得られるイメージセンサの構造
を示したもので、第１図と相対応する部分に同一符号を
付しである。なお、図中の記号５の部分は必ずしも必要
なものではないが１．透明導電膜からなる共通電極４の
電気抵抗を下げて、ここでの電圧ドロップを小さくする
ためのｃｒｍ等からなる補助共通電極であり、通常、個
別電極２と同時に形成される。

第３図は上述した本発明によるイメージセンサの製造工
程において、光電変換素子の配列密度を８／ｍとし、ま
た第１図（ｅ）の工程における光照射をタングステンラ
ンプを使用して照度４０万ルクスで行なった場合の光照
射時間ｔと、イメージセンサのリーク１！流ＩＬと信号
ｍ流１ｃとの比の関係を測定した結果を示したものであ
る。この結果から推測されるように、照射光はアルミナ
セラミック基板１で強度が減衰されながらも、前述した
ステイブラ・ロンスキ効果を生じるのに十分な強度でア
モルファス半導体ＩＩ　３に達し、光電変換素子間の領
域の高抵抗化を実現していることが理解されよう。なお
、この条件では光照射の効果は約１時間の光照射で飽和
値の９０％程度に達している。

このように、本発明の方法を実施すれば、隣接する光電
変換素子間のリーク電流を１１５〜１／１０程度にまで
抑制することができるので、８　／　ｍ以上の高密度イ
メージセンサの高解像度化に極めて有効である。

なお、本発明はその要旨を逸脱しない範囲で種々変形し
て実施することが可能であり、例えば上記実−例ではア
モルファス半導体膜としてａ−８ｉ：Ｈ膜を示したが、
光照射によって前述したステイツク・ロンスキ効果を生
じるような材料であればよく、ａ−８ｉ：Ｈに代えてａ
−８ｉＣ：Ｈ，ａ−８ｉ　：Ｆ、ａ−Ｇｅ：Ｈ等を用い
ることもできる。要するに半導体元素としてＳｉ、Ｇｅ
等のＩｖ族元素から選択した少なくとも１種を含み、さ
らに膜中のダングリング・ボンドとしてＨ，Ｆから選択
した少なくとも１種を含むアモルファス半導体膜であれ
ば本発明を適用できる。また、アモルファス半導体膜に
含まれるＨｌＦ等の成分の比率は、１０〜４０［ａｔ、
％］程度が適当である。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の一実施例に係るイメー
ジセンサの製造方法を説明するための工程図、第２図（
ａ）（ｂ）は同実施例の製造方法によって得られるイメ
ージセンサの構造を示す平面図およびＡ−Ａ断面図、第
３図は同実施例における光照射時間と、イメージセンサ
のリーク電流ＩＬと信＠ｌｌ流１ｃとの比の関係を測定
した結果を示す図、第４図は従来法によって得られたイ
メージセンサにおける光電流と信号ｍ流との比と隣接す
る個別電極間の電位差との関係をイメージセンサの密度
を種々変えて測定した結果を示す図である。 １・・・セラミック基板、２・・・不透明金属材料から
なる個別電極、３・・・アモルファス半導体膜、３′・
・・高抵抗層、４・・・透明導１！躾からなる共通電極
。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 が、９、材叶閏ｔ　晒円〕

Claims (2)

【特許請求の範囲】
1. （１）セラミック基板上に、複数の分割された不透明金
   属材料からなる個別電極と、透明導電膜からなる共通電
   極とでアモルファス半導体膜を挟んで構成された複数の
   光電変換素子を配列して構成されるイメージセンサを製
   造する方法において、前記セラミック基板の前記光電変
   換素子配列面と反対側の面上に所定の光源からの光を照
   射することにより、前記アモルファス半導体膜の前記光
   電変換素子相互間の領域を高抵抗化する工程を有するこ
   とを特徴とするイメージセンサの製造方法。
2. （２）前記光源としてフォトンエネルギーが０．５〜２
   ．０［ｅＶ］の光を発光するものを使用することを特徴
   とする特許請求の範囲第１項記載のイメージセンサの製
   造方法。