JPS61198633A - 素子間分離方法 - Google Patents
素子間分離方法Info
- Publication number
- JPS61198633A JPS61198633A JP60037976A JP3797685A JPS61198633A JP S61198633 A JPS61198633 A JP S61198633A JP 60037976 A JP60037976 A JP 60037976A JP 3797685 A JP3797685 A JP 3797685A JP S61198633 A JPS61198633 A JP S61198633A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- polymethylsilsesquioxane
- sililation
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は幅の広い溝を一回の塗布処理で平坦に埋め込み
可能な素子間分離方法に関する。
可能な素子間分離方法に関する。
半導体基板上に形成した多数の素子を相互に絶縁する方
法として素子形成領域と反対の導電型をもつ半導体領域
を素子の周辺に作り、ＰＮ接合を形成して電気的に分離
する方法と素子形成領域の周辺にエツチング溝を作り、
この溝に絶縁物を埋め込んで物理的に分離する方法とが
あるが、後者の方法は素子間を高い絶縁抵抗値をもって
完全に分離できるので広く使用される傾向にある。
法として素子形成領域と反対の導電型をもつ半導体領域
を素子の周辺に作り、ＰＮ接合を形成して電気的に分離
する方法と素子形成領域の周辺にエツチング溝を作り、
この溝に絶縁物を埋め込んで物理的に分離する方法とが
あるが、後者の方法は素子間を高い絶縁抵抗値をもって
完全に分離できるので広く使用される傾向にある。
本発明は有機絶縁物を用いて講壇めを行い、素子間を分
離する方法に関するものである。
離する方法に関するものである。
素子間分離を絶縁物を用いて行う方法としては化学気相
成長法（ＣＶＤ法）を用いて二酸化硅素（Ｓｉ２０）や
燐硅酸ガラス（ＰＳＧ）などの無機絶縁物を溝を含む基
板の全域に形成し、全面エツチングによって溝部のみに
絶縁物を残す方法と、溶剤に溶解させた絶縁樹脂を基板
上にスピンコードし、これを全面エツチングして溝部の
みに樹脂を残す方法とがある。
成長法（ＣＶＤ法）を用いて二酸化硅素（Ｓｉ２０）や
燐硅酸ガラス（ＰＳＧ）などの無機絶縁物を溝を含む基
板の全域に形成し、全面エツチングによって溝部のみに
絶縁物を残す方法と、溶剤に溶解させた絶縁樹脂を基板
上にスピンコードし、これを全面エツチングして溝部の
みに樹脂を残す方法とがある。
然し、この何れの方法も問題点があり、特に溝幅が４μ
ｍ以上の溝を平坦に埋め込むことは困難である。
ｍ以上の溝を平坦に埋め込むことは困難である。
すなわち前者の方法はＣＶＤ法によって例えばＳｉ０２
層を全面に互って基板に被覆し、次にスピンコード法に
よって溝の存在する凹部をポリイミドやレジストにより
埋めて平坦化し、これを基板に到るまでエツチングする
ことにより溝部のみを５ｉ０２で埋めている。
層を全面に互って基板に被覆し、次にスピンコード法に
よって溝の存在する凹部をポリイミドやレジストにより
埋めて平坦化し、これを基板に到るまでエツチングする
ことにより溝部のみを５ｉ０２で埋めている。
然し、リアクティブ・イオンエツチング（ＲＩＥ）など
のドライエツチングにおいてレジストのエツチング速度
（レイト）とＳｉ０２層のエツチング速度を厳密に一致
させることはできないために溝幅が広くなるに従って平
坦化効果は少なくなり、溝幅が１０μｍ以上となると素
子形成領域と溝部との境界はなだらかに埋め込まれる°
ものの実効的な平坦化はされなくなる。
のドライエツチングにおいてレジストのエツチング速度
（レイト）とＳｉ０２層のエツチング速度を厳密に一致
させることはできないために溝幅が広くなるに従って平
坦化効果は少なくなり、溝幅が１０μｍ以上となると素
子形成領域と溝部との境界はなだらかに埋め込まれる°
ものの実効的な平坦化はされなくなる。
一方、後者の樹脂を用いて溝を埋め込む方法としては有
機基を含まない樹脂で硬化反応が縮合型のものと有機基
を含み硬化反応が縮合型のものとがある。
機基を含まない樹脂で硬化反応が縮合型のものと有機基
を含み硬化反応が縮合型のものとがある。
すなわち有機基を含まない樹脂としては例えばポリシロ
キサンジシラノールは空気中で加熱することにより第２
図に示すように縮合反応が進んでＳｉ０２と水（Ｈｚ
ｏ ）が発生するが、この際に２３％の重量減少を生ず
るために膜厚が減少すると共に樹脂層にクラックを生じ
易く、またＨ２Ｏの抜は穴によるピンホールが発生する
。
キサンジシラノールは空気中で加熱することにより第２
図に示すように縮合反応が進んでＳｉ０２と水（Ｈｚ
ｏ ）が発生するが、この際に２３％の重量減少を生ず
るために膜厚が減少すると共に樹脂層にクラックを生じ
易く、またＨ２Ｏの抜は穴によるピンホールが発生する
。
またジメチルシロキサンのような有機基を含むシリコン
樹脂の場合は加熱により重合して硬化しても有機基（こ
の場合メチル基）が分解して生ずる抜は穴ぐよるピンホ
ールが発生し、また重量減少によるクランクも発生し易
い。
樹脂の場合は加熱により重合して硬化しても有機基（こ
の場合メチル基）が分解して生ずる抜は穴ぐよるピンホ
ールが発生し、また重量減少によるクランクも発生し易
い。
一方、このような問題を避けるためにメチル基が分解し
ない温度例えば２００℃で加熱すれば重合反応が進行せ
ず、樹脂が硬化しないと云う問題がある。
ない温度例えば２００℃で加熱すれば重合反応が進行せ
ず、樹脂が硬化しないと云う問題がある。
このようなことからピンホールやクランクの発生がなく
広い溝幅の溝を埋め込むことができる技術の開発が望ま
れている。
広い溝幅の溝を埋め込むことができる技術の開発が望ま
れている。
〔発明が解決しようとする問題点１
以上説明したように半導体基板上に多数形成された素子
について樹脂を用いて素子間分離を行う場合に樹脂層に
ピンホールやクランクを発生せず、また基板との密着性
の良い樹脂層の形成が望まれているが、目的を満たす樹
脂が見当たらず、理想的な素子間分離が行えないことが
問題である。
について樹脂を用いて素子間分離を行う場合に樹脂層に
ピンホールやクランクを発生せず、また基板との密着性
の良い樹脂層の形成が望まれているが、目的を満たす樹
脂が見当たらず、理想的な素子間分離が行えないことが
問題である。
上記の問題は半導体基板上に形成した複数個の素子を相
互に絶縁分離している該基板の溝部を絶縁物により埋め
込み平坦化する方法として、該基板上にシリル化ポリメ
チルシルセスキオキサンの樹脂液を被覆した後、加熱溶
解して硬化させ、引き続いてエツチング処理を行い、溝
部のみを残すことを特徴とする素子間分離方法により達
成することができる。
互に絶縁分離している該基板の溝部を絶縁物により埋め
込み平坦化する方法として、該基板上にシリル化ポリメ
チルシルセスキオキサンの樹脂液を被覆した後、加熱溶
解して硬化させ、引き続いてエツチング処理を行い、溝
部のみを残すことを特徴とする素子間分離方法により達
成することができる。
本発明はシリル化ポリメチルシルセスキオキサンは加熱
によってもメチル基の分解が起こらず、縮合して網目構
造を形成する場合も、もともとシリル化しであるため０
■基が少なく、そのために体積減少が少なく、従って基
板との密着性が良く、またクランクやピンホールを発生
しないことを利用するものである。
によってもメチル基の分解が起こらず、縮合して網目構
造を形成する場合も、もともとシリル化しであるため０
■基が少なく、そのために体積減少が少なく、従って基
板との密着性が良く、またクランクやピンホールを発生
しないことを利用するものである。
ここでシリル化ポリメチルシルセスキオキサンは第１図
（Ａ＞に構造式を示すポリメチルシルセスキオキサンに
存在するＯＨ基をＲ３Ｓｔ Ｃ１の構造式で示されるシ
リル化剤によりシリル化し、未反応のＯＨ基をなくした
もので、ポリメチルシルセスキオキサンに存在するＯＨ
基は同図（Ｂ）、 （Ｃ）に示すようにシリル化され
ている。
（Ａ＞に構造式を示すポリメチルシルセスキオキサンに
存在するＯＨ基をＲ３Ｓｔ Ｃ１の構造式で示されるシ
リル化剤によりシリル化し、未反応のＯＨ基をなくした
もので、ポリメチルシルセスキオキサンに存在するＯＨ
基は同図（Ｂ）、 （Ｃ）に示すようにシリル化され
ている。
然し、厳密には僅かながら未反応のＯＨ基が残留してい
る。
る。
この分子量が約３Ｘ１０’のシリル化ポリメチルシルセ
スキオキサンは約３５０℃に融点をもち、融解した際に
分子相互の運動により残留していたＯＨ基が縮合反応を
して網目構造となり硬化する性質をもっており、そのた
め窒素（Ｎ２）気流中で温度約５００℃１時間約１時間
の加熱処理を行っても膜厚が３μｍ未満のものについて
はクラックの発生はない。
スキオキサンは約３５０℃に融点をもち、融解した際に
分子相互の運動により残留していたＯＨ基が縮合反応を
して網目構造となり硬化する性質をもっており、そのた
め窒素（Ｎ２）気流中で温度約５００℃１時間約１時間
の加熱処理を行っても膜厚が３μｍ未満のものについて
はクラックの発生はない。
またシリル化ポリメチルシルセスキオキサンの溶融温度
は第３図に示すように分子量と直線関係にある。
は第３図に示すように分子量と直線関係にある。
本発明はこの特性を利用するもので、硬化の際に体積の
収縮が殆どないために基板との密着性がよく、且つクラ
ンクやピンホールのない溝環めができるものである。
収縮が殆どないために基板との密着性がよく、且つクラ
ンクやピンホールのない溝環めができるものである。
実施例：
半導体基板上に素子間分離を想定して深さ０．８μｍ１
幅５０μ園、長さ１０１ｍの溝をドライエツチングして
設けて被処理基板とした。
幅５０μ園、長さ１０１ｍの溝をドライエツチングして
設けて被処理基板とした。
またシリコン樹脂液としてはシリル化ポリメチルシルセ
スキオキサン（重量平均分子量が２．５×１０４、分散
度１．５） Ｌｏｇをメチルイソブチルケトン（ＭＩＢ
Ｋ） ２０ｇに溶解し、これを網目が０．２２ｐｍのメ
ンブランフィルタを用いて加圧濾過したものを準備した
。
スキオキサン（重量平均分子量が２．５×１０４、分散
度１．５） Ｌｏｇをメチルイソブチルケトン（ＭＩＢ
Ｋ） ２０ｇに溶解し、これを網目が０．２２ｐｍのメ
ンブランフィルタを用いて加圧濾過したものを準備した
。
被処理基板は次にスピンナに装着し、回転数２５０Ｏｒ
ｐｍの条件でシリコン樹脂液をスピンコードした後、窒
素（Ｎ２）気流中で１００℃、３０分加熱して溶剤を除
去し、次に２００℃で３０分の予備熱処理を行って後、
３５０℃で１時間に互って加熱して樹脂を硬化させた。
ｐｍの条件でシリコン樹脂液をスピンコードした後、窒
素（Ｎ２）気流中で１００℃、３０分加熱して溶剤を除
去し、次に２００℃で３０分の予備熱処理を行って後、
３５０℃で１時間に互って加熱して樹脂を硬化させた。
この樹脂にはクランクの発生はなく、またピンホールも
認められない。
認められない。
次にフレオン（ＣＦａ ）を反応ガスとしてプラズマエ
ツチングを行い、被処理基板に達するまでエツチングす
ることにより埋め込み層を形成した。
ツチングを行い、被処理基板に達するまでエツチングす
ることにより埋め込み層を形成した。
このようにして形成した穴埋め層は収縮がないために被
処理基板との密着はよく、クランクやピンホールは存在
しない。
処理基板との密着はよく、クランクやピンホールは存在
しない。
比較例：
実施例に用いたと同様な被処理基板を用い、シリコン樹
脂液としてポリメチルシルセスキオキサンを使用した。
脂液としてポリメチルシルセスキオキサンを使用した。
そして実施例と同様にスピンコードを行って樹脂層を形
成した後熱処理を施して樹脂を硬化させた。
成した後熱処理を施して樹脂を硬化させた。
このようにして作った樹脂層はシリコン樹脂のシリル化
が行われていないため、ＣＨ２基の分解により一面に微
少なピンホールが生じており、また体積の減少によるク
ランクが生じている。
が行われていないため、ＣＨ２基の分解により一面に微
少なピンホールが生じており、また体積の減少によるク
ランクが生じている。
特に被処理基板の基板面にアルミニウム（ＡＩ）のパタ
ーンが存在する場合は樹脂との膨張係数の違いにより、
パターン上でのクランクの発生が著しい。
ーンが存在する場合は樹脂との膨張係数の違いにより、
パターン上でのクランクの発生が著しい。
なおポリメチルシルセスキオキサンを樹脂液として使用
する場合は溝環めには溝の深さの二倍の厚さに樹脂層を
形成する必要があるが、膜厚の限界は１μｍである。
する場合は溝環めには溝の深さの二倍の厚さに樹脂層を
形成する必要があるが、膜厚の限界は１μｍである。
以上説明したように本発明の実施により、樹脂の収縮が
少な（、従って基板との密着性が良く、またクラックや
ピンホールなどの発生もなく、優れた分離層の形成が可
能となる。
少な（、従って基板との密着性が良く、またクラックや
ピンホールなどの発生もなく、優れた分離層の形成が可
能となる。
造式、同図（Ｂ）、 （Ｃ）はシリル化した状態を示
す構造式、 第３図はこの重量平均分子量と融点との関係を示す図、 である。
す構造式、 第３図はこの重量平均分子量と融点との関係を示す図、 である。
Claims (1)
- 半導体基板上に形成した複数個の素子を相互に絶縁分離
している該基板の溝部を絶縁物により埋め込み平坦化す
る方法として、該基板上にシリル化ポリメチルシルセス
キオキサンの樹脂液を被覆した後、加熱溶解して硬化さ
せ、引き続いてエッチング処理を行い、溝部のみを残す
ことを特徴とする素子間分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037976A JPS61198633A (ja) | 1985-02-27 | 1985-02-27 | 素子間分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037976A JPS61198633A (ja) | 1985-02-27 | 1985-02-27 | 素子間分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198633A true JPS61198633A (ja) | 1986-09-03 |
Family
ID=12512597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60037976A Pending JPS61198633A (ja) | 1985-02-27 | 1985-02-27 | 素子間分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198633A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342960A (ja) * | 2003-05-19 | 2004-12-02 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| WO2009096603A1 (ja) * | 2008-02-01 | 2009-08-06 | Jsr Corporation | トレンチアイソレーションの形成方法 |
-
1985
- 1985-02-27 JP JP60037976A patent/JPS61198633A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342960A (ja) * | 2003-05-19 | 2004-12-02 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| WO2009096603A1 (ja) * | 2008-02-01 | 2009-08-06 | Jsr Corporation | トレンチアイソレーションの形成方法 |
| US8318582B2 (en) | 2008-02-01 | 2012-11-27 | Jsr Corporation | Method of forming a trench isolation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418458B2 (ja) | 半導体装置の製造方法 | |
| KR100372216B1 (ko) | O.5 및 0.5 미크론 이하의 ulsi 회로용 인터레벨 유전체소자로서의수소실세큐옥산계유동가능한산화물 | |
| KR900005894B1 (ko) | 표면이 평평한 절연층의 형성방법 | |
| KR100859178B1 (ko) | 통제되는 간극을 형성하는 물질 및 방법 | |
| US7972976B1 (en) | VLSI fabrication processes for introducing pores into dielectric materials | |
| US3985597A (en) | Process for forming passivated metal interconnection system with a planar surface | |
| EP0043458B1 (en) | Process for forming a metallurgy interconnection system | |
| US20080182403A1 (en) | Uv curing of pecvd-deposited sacrificial polymer films for air-gap ild | |
| KR19980064176A (ko) | 집적 회로 유전체 | |
| JP2000511006A (ja) | 制御された電子−ビームの照射を利用するインターレベル誘電体への低ｋ−重合体の集積 | |
| JPH0729897A (ja) | 半導体装置の製造方法 | |
| KR100898158B1 (ko) | 에칭-정지 수지 | |
| JPS6046826B2 (ja) | 半導体装置 | |
| JPS61198633A (ja) | 素子間分離方法 | |
| JP4223012B2 (ja) | 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 | |
| US7585785B2 (en) | Sacrificial benzocyclobutene copolymers for making air gap semiconductor devices | |
| JPS62290139A (ja) | 耐熱樹脂組成物 | |
| JP2001097787A (ja) | 平坦化膜の形成方法、セラミック基板、および電子部品 | |
| JPS6265427A (ja) | 平坦化方法 | |
| KR0168461B1 (ko) | 반도체장치의 제조방법 | |
| JP3589337B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59189650A (ja) | 素子間分離方法 | |
| JPS60236248A (ja) | 多層配線形成方法 | |
| JPH09312334A (ja) | 層間絶縁膜の形成方法 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 |