JPS61191127A - 受信機の雑音除去装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は受信機の雑音除去装置に関する。本発明の雑音
除去装置は、受信機において生じる例えば車両ノイズ、
都市雑音、あるいは周波数変調形（ＦＭ）ステレオ受信
機のマルチパス歪などの雑音を除去するため″に用いら
れる。

〔従来の技術〕

受信機において生ずる雑音としては、例えばＦＭステレ
オ受信機におけるマルチパス歪などがある。マルチパス
歪は一般に電波の直接波と山やビルなどで反射された反
射波とが干渉して生じるものであり、この歪は復調信号
に重畳されて現れ、音質を劣化させる。

従来、このようなマルチパス歪などの雑音に対する対策
としては、これらの雑音が高域周波数成分を多く含むの
で、雑音発生時には第２０図に示されるように受信機出
力の高域周波数特性を下げ、それにより雑音を聴感上聞
こえに＜＜シている。

なお第２０図において８、縦座標は出力レベル、横座標
は周波数を表し、実線は雑音がないときの周波数特性、
破線は雑音があるときの周・波数特性である。

〔発明が解決しようとする問題点〕

例えば車載用ＦＭ受信機において車両走行中に生じるマ
ルチ式・ス歪は、その連続時間が数百ｆｆ１１１程度の
長さとなるが、この連続時間をさらに詳細に観測すると
、数ｌｌｌ５程度の持続時間の短い突発的な一連の雑音
が繰り返して発生しているような形となっている。従来
の方法でこのマルチパス歪を除去する場合、この連続時
間の全体に渡り受信機の高・載持性を落としているので
、受信機出力音の音質が低下する。

したがって本発明の目的は、復調信号に重畳される比較
的に短時間（例えば数’ｍｓ以内）の突発的な一連の雑
音を除去することのできる受信機の雑音除去装置を提供
することにある。

〔問題点を解決するための手段〕

上述の問題点を解決するために、本発明の一つの形態に
おける受信機の雑音除去装置は、復調信号に重畳される
雑音の発生を検出する雑音検出回路、該復調信号が入力
される処理回路であって、Ｚ変換、を用いて表される該
回路の伝達関数が、Ｇ（ａ）が１より小の正の数、Ｇ　
（ｂｌが負の数、ｃ　（ｃｌ　カ正の数に選ばれるとき
に、　　　　　　　・Ｇ　ｆｂｌ　十〇（ｅｌＺ−１ と表され、かつｋが１より大きい正の数に選ばれるとき
に、 Ｇ　（ｃ）　　　　　ｋ であるもの、および、該雑音検出回路により雑音が検出
されている期間中、該処理回路への復調信号の入力量を
制限するゲート回路を備えている・・。

また本発明の他の形態における受信機の雑音除去装置は
、上述の処理回路が該復調信号の高域周波数成分が通過
される第１のｉ路に挿入されており、さらなる構成要素
として、該復調信号の低域周波数成分が通過される第２
の経路に挿入された信号予測回路であって、過去の出力
信号から次の信号値を予測するもの、該第１の経路を通
過した出力信号と該第２の経路を通過した出力信号：と
を合成して復調４８号として出・力すｆる合成回路、お
よび、該雑音検出回路により雑音が検出されている期間
中、該第２の経路に導かれた信号の該予測回路への人力
量を制限するとともに該予測回路の出力・信号を該第２
の経路の出力信号とするように切換えを行う切換え回路
を備えている。

さらに本発明の他の形態における受信機の雑音除去装置
は、最初の形態の雑音除去袋１置を周波数変調形ステレ
オ受信機に用５いるものであり実処理回路には復調され
た右チャネル信号および左、チャネル信号を加算した加
算信号が、入力されており、さらなる構・成要素として
該雑音検出回路により雑音が検出されている期間中、該
処理回路からの出力信号をステレオ・受信機のモノラル
出力信号として選択する選択回路を備えている。　　　
　　・本発明のまたさらに他の形態における受信機の雑
音除去装置は、２番目の形態の雑音除去装置を周波数変
調形ステレオ受信機に用いるものであり、該処理回路、
は復調され、た右チャネル信号および左チャネル信号を
加算した加算信号の高域周波数成分が通過される第１の
経路に挿入・され、さらなる構成要素として１、該加算
信号の低域周波数成分が通過される第２の経路に挿入さ
れた信号、予測回路、　　（１０） であって、過去の出力信号から次の信号値を予測するも
の、該第１の経路を通過した出力信号と該第２の経路を
通過した出力信号とを合成して復調信号として出力する
合成回路、該雑音検出回路により雑音が検出されている
期間中、該第２の経路に導かれた信号の該予測回路への
入力量を制限するとともに該予測回路の出力信号を該第
２の経路の出力信号とするように切換えを行う切換え回
路、および、該雑音検出回路により一連の雑音が検出さ
れている期間に渡り、該合成回路からの出力信号をステ
レオ受信機のモノラル出力信号として選択する選択回路
を備えている。

〔作　用〕

本発明の一つの形態における受信機の雑音除去装置では
、雑音検出回路で雑音検出された時間中は、処理回路へ
の復調信号の入力が制限されて復調信号に重畳された雑
音部分が取り除かれるとともに、その取り除いた部分を
処理回路によって補い、それにより雑音成分を低減して
いる。

本発明の他の形態における雑音除去装置では、復調信号
を高域周波数成分と低域周波数成分とに分離し、雑音発
生中は前者を処理回路で、後者を予測回路で雑音除去処
理している。

本発明のさらに他の形態における雑音除去装置では、Ｆ
Ｍステレオ受信機において、Ｑｆｔ音発生中はモノラル
信号に対して処理回路により、あるいは処理回路および
予測回路により雑音除去処理をイ丁つ◎ 〔実施例〕 本発明の一つの形態における一実施例としての受信機の
雑音除去装置が第１図を参照して以下に説明される。第
１図装置はＦＭステレオ受信機に本発明を適用した例で
あり、雑音としてはマルチパス歪が発生されるものとし
て説明を行う。

第１図において、アンテナＡＴで受信された電波はＦＭ
チューナ１に導かれる。ＦＭチューナ１は同調回路、Ｔ
Ｆ増幅器、第２検波段を含み構成され、コンポジット信
号を出力する。このコンポジット信号はマルチプレクサ
２および雑音検出回路３に人力される。マルチプレクサ
２はコンポジット信号を右チャネル信号と左チャネル信
号に分離して出力する回路であり、右チャネル信号と左
チャネル信号はそれぞれ看チャネル用処理回路４（ｒｌ
と左チャネル用処理回路４（１）とに導かれる。

右チャネル用処理回路４（ｒ）においては、入力された
信号は掛算器（マルチプライヤ）４１を経て図中に２点
鎖線で示される処理回路４０（以下、この回路を残音付
加回路と称する）の掛算Ｂ４２および掛算器４３に導か
れる。掛算器４２の出力は加算器４５゜遅延回路４６．
加算器４７を介して右チャネル信号として出力される。

掛算器４３の出力は加算器４７に導かれる。また遅延回
路４６の出力は掛算器４４を介して加算器４５に導かれ
る・。

掛算器４１は雑音検出回路３からの雑音検出信号Ｓ　（
ｄ＋によりオン、オフされるスイッチとして働くもので
あり、その係数は検出信号Ｓ　（ｄ）があるとき１であ
り、ないときＯである。掛算器４２．掛算器４３、加算
器４４はそれぞれＫ（２１，Ｋ（３１，Ｋ（４１の係数
を有し、これら係数の値は例えば Ｋｆ２）＝０．４１ Ｋ（３）＝−０：３Ｂ ｋ＋４）＝０．８ に選ばれる。遅延回路４６の遅延時間τは例えば６ｍ５
ｅｃに選ばれる。

残音付加回路４０はシュレーダーの系と呼ばれる系の係
数を変形したものである。この残音付加回路４０の伝達
関数ＨｆＺ）を、２変換を用いて表現すると、 と表される。ここで、Ｇ　（ａｌは１より小の正の数、
Ｇ　（ｂｌは負の数、Ｇ（ｃ）は正の数に選ばれる。さ
らに、Ｇ　［ｂ）　　　　　Ｇ　（ａ） Ｇ　（ｃ）　　　　　ｋ の関係があり、ここでｋは１より大の正の数である。そ
して前述の各係数との関係は、 Ｇ　（ａｌ　＝　Ｋ　（４１′ Ｇ　（ｂ）　＝　Ｋ　（３１ Ｇ　（ｃ１−Ｋ　１２＋　−Ｋ　（３１・　Ｋ（４）と
なる。

残音付加回路４０ｆ１１は残音付加回路４０（ｒｌと全
く同じ構成であるため、以下においては残音付加回路４
０１ｒ）についてのみ説明を行う。

雑音検出回路３は第２図に示される回路構成を有する。

第２図において、ＦＭチューナ１からのコンポジット信
゛号は、しゃ新開波数が１００ｋＨｚの高域フィルタ３
１で高域雑音成分が抽出され、該雑音成分は可変利得増
幅器３２を介して検波器３３に導かれる。検波器３３の
検波出力は一方が積分器３４を介して差動増幅器３５の
一方の入力端に導かれるとともに、他方が積分器３６を
介して比較器３７の一方の入力端に導かれる。

積分器３４および積分器３６は、それぞれ抵抗器および
コンデンサからなる低域フィルタで構成されており、積
分器３４の時定数τ（１）は数ｍ５ｅｃ、積分器３６の
時定数τ（２）はＱ、１．ｍ５ｅｃ位に選定される。

差動増幅器３５の他方の入力端には基準電圧Ｖ　（ｒ）
が導かれており、差動増幅器３５は積分出力電圧Ｖ　（
り）と基準電圧Ｖ　ｔｒｙとの差分値をとって出力する
。差分出力は可変利得増幅器３２の制御入力端に導かれ
る。可変利得増幅器３２はその積分出力電圧Ｖ　！１）
）が基準電圧Ｖ　ｔｒｙよりも大きければその利得を下
げ、反対に小さければ利得を上げるように制御される。

比較等３７の他方の入力端には、基準電圧Ｖ　（ｒ）　
＋Ｖ　ｔｘ＋が導かれる。Ｖ　ｆＸｌはＶ（ｒ）よりも
わずかに大きい値に選ばれる、。比較器３７の出力は雑
音検出信号Ｓ　（ｄｌとして雑音処理回路４　ｔｒｙ、
　　４　（１１に導かれるとともに、単安定マルチバイ
ブレーク３８に導かれる。

単安定マルチバイブレーク３８は検出信号Ｓ　（ｄｌが
連続的に出力されたときにその連続期間に渡り持続され
る雑音検出信号Ｓ　（ｔ）を出力するためのものである
。

第１図の装置の動作が以下に説明される。

まず始め叫雑音検出、回路３の動作を第３図を参照して
説明する。第３図は第２図の各部信号波形図である。ｔ
ａ）はマルチパス歪力４畳された入力波形、Ｔｂｌは比
較器３７の出力波形、（ｃ）は単安定マルチバイブレー
ク３Ｂ（７７出力波形である。

ＦＭチューナｌから出力されるコンポジット信号に第３
図（ａｌに示されるようなマルチパス歪が重畳されてい
るものとする。こψマルチパス歪の周波数成分は高域成
分であるため、高域フィルタ３１で該歪成分が分離され
て可変利得増幅器３２に導かれる。可変利得増幅器３２
の出力は検波器３３で包路線検波されて積分器３４およ
び３６にそれぞれ入力される。

積分器３４は検波出力を時間積分して平滑化し、その積
分出力Ｖ　、＋ｐ）を差動増幅器３５に出力する。差動
増幅器３５は積分出力Ｖｌｐｌを基準電圧Ｖ　（ｒ）と
比較し、その差分値を可変利得増幅器３２に制御入力と
して送出する。これにより可変利得増幅器３２は高域フ
ィルタ３１から、の雑音成分が大き過ぎる場合にはその
利得を下げ、小さ過ぎる場合には利得を上げて、その増
幅出力が時間平均的に１予ぼ一定となるように自動利得
制御をすそ。

検波器３４の検波出力はさらに積分器３６を介して比較
器３７に入力され、基準電圧Ｖ　（ｒｊ＋　Ｖ　（ｘｌ
と比較される。雑音成分の振幅が時間的にほぼ一定であ
るような場合、検波器３３の出力電圧は自動利得制御作
用によりほぼＶ　（ｒｌに等しいと考えられるから、比
較器３７はその２基準値がＶ　ｆＸｌだけ高いため、検
波信号Ｓ　（ｄｌを出力しない。一方、第３図（ａｌの
ような大振幅の短時間のマルチノ、マス歪部分では検波
器３３の検波出力は■（ｒ）十Ｖ（ｘ）を越えるから、
同図（ｂｌに示されるよ一？６任雑音検出、信号、Ｓ　
（ｄｌが出力される。

この検出信号５Ｊｄｌはまた単安定マルチバイブレータ
３８にも入力される。単安定マルチバイブレーク３８は
成る一定の時間以内にトリガを受けると、出力を送出し
続けるので、マルチパス歪が発生している時には第３図
（ｃ）、に示されるようにほぼその、全期間に渡る時叩
幅の雑音検出信号Ｓ　ｆｔｌを送出する。

第１図における処理回路４の詳細な動作が第４図を１！
、照、して以下に説、明さ、れ、る。第４図は竿占図（
ｃ１は予測回路４０の出力波形図、（ｄｌは雑音検出回
路。

３の検出信号Ｓ　（ｄ）、である。　　　　　　　　、
マルチプレクサ２の出力信号に第４図ｃａｌに示ずよう
なマルチパス歪雑音が現れると、その雑音部分が雑音検
出回路３によって検出され、検出信号Ｓ　ｔｄｉが出力
される。この検出信号Ｓ　（ｄｌにより、掛算器４１は
オン、オフされて第４図Ｔｏｌに示されるように、掛算
器伺の出力は雑音発生部分が数ｍ５ｅｃ間隔で取り除か
れた波形となる。

この取り除かれた波形部分は、残音付加回路４０によっ
て該雑音発生部分の直前の波形に基づいて補われる。す
なわち残音付加回路４０では雑音発生時中はその雑音成
分の入力が禁止されるとともに、遅延回路４６と掛算器
４４の帰還ループ中を雑音成分のない信号が循環しつつ
減衰されて加算器４７を介して出力される。したがって
残音付加回路４０の出力波形としては、第４図（ｃ１に
示されるように、雑音成分の除去された元の信号波形に
近いものが得られる。

この残音付加回路４０の周波数特性について述べる。残
音付加回路が単に第５図に示されるような遅延回路と掛
算器の帰還ループのみからなる場合、その周波数特性は
第６図に示されるように大きく波打つ形の特性となる。

この場合、音が長く消え、ず残音感はあるが、不自然な
音となる。

一方、予測回路を完全なシュレーダーの系にすると、周
波数特性は第７図に破線で示されるように平坦なものに
なる。なお、完全シュレーダーの系では、各掛算器４２
．．１３．４４の係数Ｋ（２）〜Ｋ（４）はそれぞれ、 Ｋ（２１−０，３６ Ｋｆ３１＝−０，８ Ｋ（４＋＝　　０．８ となり、 Ｋ　（３１＝　−Ｋ　（４１ Ｋｆ２１−］　−Ｋｆ４１２ の関係にある。この完全シュレーダーの系によれば音の
不自然感はなくなるが、雑音除去部分での音のつながり
惑が不足し、音切れ気味となる。

これに対して本発明の残音付加回路によれば、その周波
数特性は第７図に実線で示されるような特性となり、こ
の場合には、音のつながりが良く残音感と自然さとが両
立した聴きやすい音が得られる。

なお、残音付加回路４０の出力波形は第８図に示される
ように、雑音を補った部分での大きさがやや小さくなる
。こ糺を補償する目的のために、第９図に示されるよう
に、残音付加回路４０の後段に掛算器４８を設けてその
係数Ｋ（５）を雑音検出のないときには１とし、雑音検
出時には１．５とすることにより、残音付加した部分の
波形を増幅して元の波形に一層近づけることも可能であ
る。

以上（と述べた第１図装置は、マルチパス歪等の雑音発
生時間Ｔ　ｔｄｉが入力信号の周期Ｔ（１）に比べて失
きい場合、すなわち入力信号周波数が比較的に高い場合
に特に有効である。聴感試験においても、第１図の残音
付加回路回路は’Ｔ”（ｄ）　＞　Ｔ　（１）となる高
周波数の入力信号に対して有効であることが確認されて
いる。したがって、Ｔ　（ｄｌ”＜　Ｔ’　ｆｌ）とな
る低周波数の入力ｉ号に対しても何らかの対策を施すこ
とが望ましい。

この目的を達成するための、本発明の他の形態における
一実施例としての受信機の雑音除去装置が第１０図に示
される。第１０図は第１図と同様に本発明装置をＦＭ受
信機に適用した例であり、ＦＭチューナ１．マルチプレ
クサ２．雑音検出回路３の構成は第１図のものと同じで
ある。相違点として処理回路５（ｒ）および５（１）の
構成が異なる。

処理回路５（ｒ）において、入力された信号は二分岐さ
れて一方は低域フィルタ５１を介して予測回路６に導か
れ、他方は高域フィルタ５２と係数Ｋ（１）の掛算器４
１とを介して残音付加回路４０に導かれる。

予測回路６と残音付加回路４０の各出力信号はそれぞれ
加算器５３に導かれて加算され、該加算器５３から右チ
ャネル信号として出力される。低域フィルタ５１と高域
フィルタ５２のクロスオーバ周波数は例えば約２ｋＨｚ
に選ばれる。残音付加回路４０の構成は、第１１図に示
されるように第１図の゛ものと同しであるため詳細な説
明は省略する。

予測回路６は、第１２図に示される構成を有する。予浸
１回路６において、低域フィルタ５１の出力は係数Ｋ（
６）の掛算器６１を介して加算器６３の入力端に導かれ
る。加算器６３の出力は低域フィルタ６４に導かれる。

該低域フィルタ６４の出力は加算器５３に導かれるとと
もに、係数Ｋ（７）の掛算器６２を介して加算器６３の
他方の入力端に導かれる。本実施例では、Ｋ（６）とＫ
（７）との和は１となるように選択される。

低域フィルタ６４はアナログ構成でもディジタル構成で
もよく、例えばディジタル構成にする場合には、第１３
図に示すように掛算器、遅延器、加算器等で構成するこ
とが可能である。

第１０図装置の動作が以下に説明される。

マルチプレクサ２から出力された右チャネル信号は、処
理回路５（ｒ）の低域フィルタ５１と高域フィルタ５２
とにより低域周波数成分と高域周波数成分とに分離され
る。高域周波数成分はさらに掛算器４１を介して残音付
加回路４０に入力される。この残音付加回路４０におけ
る動作は第１図装置について説明したものとほぼ同じで
ある。

低域フィルタ５１で分離された低域周波数成分は予測回
路６に入力される。この予測回路６の動作が第１４図を
参照して以下に説明される。第１４図は第１２図の各部
の信号波形を示す図であり、（ａｔ　ｉは入力信号周波
数４　Ｑ　Ｏｌｌｚのときの予測回路６の入力側（実線
）と出力側（点線）、の信号波形図、（ａ）　ｉｉは入
力信号周波数１３．．３Ｈｚと３３３Ｈｚが合成された
ときのそれ、（ｂ）は雑音検出回路３の検出信号Ｓ　（
ｄｌである。

復調器２の出力信号に第５図に示すような雑音（この場
合はマルチパス歪）が重畳されると、その雑音発生部分
で雑音検出回路３からは第１４図（ｂｌに示すような検
出信号Ｓ　ｆｄｌが出力される。この検出信号Ｓ　ｆｄ
）がある時（すなわち高レベルの時）とない時（すなわ
ち低レベルの時）とで、掛算器４１、６Ｌ　および６２
の各係数Ｋ（１，１，）（（６１，、、およびＫ（７）
は例えば下表のように変えられる。

第１表 すなセち、雑音発生のないときは掛算器６２がしゃ断状
態となり、掛算器４１と６１が導通状態となる。

したがって入力信号は、低域フィルタ５１で低域周波数
成分が分離された後に、該低域周波数成分が予測回路６
における掛算器６１．加算器６３．低域フィルタ６４を
経て加算器５３に入力される。高域フィルタ５２で分離
された高域周波数成分は、示算器４１を経て残音付加回
路４０に入力され、さらに該残音付加回路４０を経て加
算器５３に入力される。加算器５３では予測回路６から
の出力と残音付加回路４ｏがらの出力とが加算されて出
力される。

一方、雑音が発生したときには、その雑音の発生時間中
、低域フィルタ５１側では掛算器６１で雑音成分を含ん
だ復調信号の入力量が制限されるとともに、掛算器６２
が係数０．８５で導通されて閉ループが形成され、雑音
発生前の雑音成分の少ない復調信号が該閉ノに一ブ中を
循環する。

また高域フィルタ５２側では掛算器４１の係数Ｋ（、ｔ
’１が０．２５となってその入力量が制限される。残音
付加回路４０の動作は、５雑音発生時の入力信号量が第
１図装置の場合と異なり完全にはゼロとならない点を除
いて前述の場合と同じである。

このようにマ、ルチプレクサ、２からの出力信号は、低
域周波数成分と高域周波数成分とに分離された後にそれ
ぞれ予測回路６牟残音付加回路４０で別々に雑音除去処
理が行われ、その後に加算器５３で再び台率される。し
たがって加算器５３から得られる出力信号は低域周波数
成分についても、高域周波数成分についても適切に雑音
除去処理されたものどなる　　　　　　　　　　−　　
　　　　　　　・′４．６ なおこの第１０図装置ではＫ（６）とＫ（７）の和を１
としたが、これに限らず、その和が１以上であってもよ
い。その場合、Ｋ（７）は１以下とすること、がよい。

第１５図にはＫ（６）とＫ（７）の和が１の場合と１以
上の場合と、の雑音除去後の信号波形が示される。図中
、（ａ）は入力波形、（ｂ）は雑音検出信号５（ｄ）の
波形、ｆｃ）はＫｆ６１＋Ｋ（７＋＝１の場合の出力波
形、（ｄ）はＫ　（６１十Ｋ　Ｆ７１　＞　１の場合の
出力波形である。この図からも分かるよう゛に、Ｋ　（
６＋　＋　Ｋ　（７１＞　１の場合の方がより良い波形
が得られる。

本発明のさらに他の形態における一実施例としての受信
機の雑音除去装置が第１６図を参照して以下に説明され
る。この装置はＦＭステレオ受信機に適用されるもので
あって、一連の雑音が発生されている期間中は受信機を
モノラル状態にしてモノラル信号に対してのみ雑音除去
処理を行うことにより左右のチャネルに対して１個の処
理回路で済むようにして経済化を図ったものである。

第１６図において、ＦＭチューナ１からのコンポジット
信号は雑音検出回路３およびマルチプレクサ２に導かれ
る。雑音検出回路３は第２図に示される構成のものであ
り、短時間の突発的な雑音を検出する検出信号Ｓ　ｆｄ
ｌとそれらの一連の雑音がｍ続している間に渡り出力さ
れる検出信号Ｓ　（ｔ）とを出力する。マルチプレクサ
２からのＲおよびＬチャネル信号は加算器７の各入力端
に導かれるとともに、スイッチ回路８に導かれる。スイ
ッチ回路８は雑音検出回路３の検出信号Ｓ　（ｔ）によ
り切り換えられる回路であり、検出信号Ｓ　（ｔ）があ
るときに図中に破線で示す側になる。

加算器７の出力は低域フィルタ５１．予測回路６を経る
経路と高域フィルタ５２．掛算器４１．残音イ」加回路
４０を経る経路とに分岐された後に加算器５３で再び加
算され、その加算出力はスイッチ回路８に導かれる。こ
の残音付加回路４０と予測回路６はそれぞれ第１１図と
第１２図に示したものと同じ構成である。

第１６図の装置の動作が以下に説明される。雑音が生し
ていないときには、スイッチ回路８は図中に実線で示す
側に切り換えられており、したがってマトリクス回路２
のＲおよびＬチャネル信号は該スイ・多チ回路８を介し
てそのまま出力される。

雑音が生じた場合、雑音検出回路３から検出信号Ｓ’（
ｄｌ及びＳ　（ｔｌが出力され、検出信号シρ持続時間
中、スイッチ回路８が図中に破線で示す側に切り換わり
、加算器５３からの加算出力がＲおよびＬチャネル信号
出力として出力される。加算器７からのＲ十Ｌチャネル
のモノラル信号は、低域フィルタ５１および高域フィル
タ５２でそれぞれ高域周波数成分および低域周波数成分
に分離され、それぞれ予測回路６および雑音付加回路４
０に入力される。

予測回路６および雑音付加回路４０においては、雑音検
出回路３からの検出信号Ｓ　（ｄｌに応じて前述した雑
音除去処理動作が行われ、それにより雑音が低減された
高域・および低域周波数成分がそれぞれ出力されて加算
器５３で合成される。

なお、第１６図の装置では雑音除去処理回路として残音
付加回路４０および予測回路６を用いたが、入力信号周
波数が比較的に高い周波数であるような場合には残音付
加回路４０のみとすることも可能である。

本発明の実施にあたっては、種々の変形態様が可能であ
り、以下にこれについて説明する。

まず前述の実施例における予測回路は第１２図の構成の
ものに限られず、例えば第１７図に示さく２９） れるような巡回形ディジタル・フィルタを用いたディジ
タル信号処理回路で構成することも可能である。

第１７図において、マルチプレクサ２からのチャネル信
号はＡＤ変換器９１．掛算器９２　（ａ’ｌを介して加
算器９３の一方の入力端を導かれる。加算器９３の出力
はＤＡ変換器９４を介して出力されるとともに、信号予
測部９５に導かれ、該信号予測部９５の出力は掛算器９
２　（ｂｌを介して加算器９３の他方の入力端に導かれ
る。掛算器９２（ａ）および９２　（ｂｌは、その各係
数Ｋ（ａｌ、　Ｋ（ｂ）が雑音検出信号Ｓ’　（ｄｌに
応じて１または０・となり、それによりスイッチ回路と
して働くものであり、検出信号Ｓ　ｆｄｌがないときは
Ｋ（ａｌ−１゜Ｋ　（ｂ）　−０、検出信号Ｓ　ｆｄｌ
があるときはＫ　（ａ＋’＝　ｏ　。

Ｋ（ｂｌ−１となる。

信号予測部９５のブロック構成が第１８図に示される。

信号予測部９５は入力信号を１サンプル時間づつ遅延さ
せる３段接続された遅延器９５Ｌ９５２．お゛よび９５
３、各遅延器″の出力端にそれぞれ接続され“た掛算器
９２（ｃｌ、　９２ｆｄｌおよび９２’ｔｅｌ、各掛算
器の出力を加算して掛算器９２（ｂｌに送出する加算器
９５４を含み構成される。各掛算器９２（ｃｌ、　９２
（ｄｌ、　９２ｔｅｌの係数はそれぞれＫＩＣ）、　　
Ｋ（ｄｌ、　Ｋ（ｅ）である。

第１７図回路の動作を説明すると、雑音検出信号Ｓ　Ｔ
ｄｌがない場合、掛算器９２（ａｌが導通し、掛算器９
２（ｂ）がしゃ断するので、マルチプレクサ２からの出
力信号はＡＤ変換器９１．掛算器９２（ａｌ、加算器９
３゜ＤＡ変換器９４を経て出力される。

一方、雑音検出信号Ｓ　（ｄ）が出力されると、その持
続時間中、掛算器９２（ａｌがしゃ断し、掛算器９２　
（ｂｌが導通する。これにより雑音発生部分では信号予
測部９５からの出力信号がＤＡ変換器９４を経て出力さ
れることになる。

信号予測部９５はＡＤ変換器９１で標本化された入力信
号の系列を遅延器９５１．９５２．９５３に順次に格納
し、これらの信号値に掛算器９２（ｃｌ、　９２（ｄｌ
、　９２（ｅｌで係数Ｋ（ｃｌ、　　Ｋ（ｄｌ、　　Ｋ
（ｅｌをそれぞれ掛は合わせた後に加算器９５４で加算
することにより、次の信号の予測値を演算し出力する。

この予測値は掛算器９２（ｂｌ、加算器９３を経た後に
ＤＡ変換器９４に入力さく３１） れるとともに、再び信号予測部９５に入力されて次の予
測値を演算するために用いられる。

以上の動作により第１７図の回路は雑音発生中に雑音の
入力をしゃ断するとともに、以前の出力信号系列から次
の出力信号値を予測して出力し、したがって出力信号か
ら雑音を除去することができる。

また他の変形例として第１６図の装置もこの回路構成に
限られるものではなく、例えば第１９図に示される構成
にすることも可能である。第１９図において、ＦＭチュ
ーナ１からのコンポジット信号は雑音検出回路３、およ
びメイン信号（１，十Ｒ）とサブ信号（Ｌ−Ｒ）の分離
回路２１に導かれる。雑音検出回路３は第２図に示され
る構成のものであり、検出信号Ｓ　（ｄ）と検出信号Ｓ
　（ｔｌとを出力する。分離回路２１はコンポジット信
号をＬ−Ｒ信号とＬ十Ｒ信号とに分離する回路である。

。 分離回路２１からのＬ−Ｒ信号はマトリクス回路２２に
導かれる。一方、Ｌ十Ｒ信号は係数Ｋ（８）の掛算器５
８．加算器５７を介して７トリクス回路２２に導かれる
とともに、予測回路６および高域フィルタ５２に導かれ
る。高域フィルタ５２の出力はさらに掛算器４１を介し
て残音付加回路４０に導かれる。残音付加回路４０と予
測回路６はそれぞれ第１１図と第１２図に示したものと
同じ構成である。

残音付加回路４０の出力は加算器５３の入力端に導かれ
、一方、予測回路６の出力は低域フィルタ５１を介して
加算器５３の他方の入力端に導かれ゛る。加算器５３の
出力は係数Ｋ（９）・の掛算器５９を介して加算器５７
の入力端に導かれる。

第１９図の装置の動作が以下に説明される。掛算器５８
と５９は雑音検出回路３からの竺中信号Ｓ　（ｔ）に応
じてその係数Ｋ（８）とＫ（９）が次の第２表のように
変えられる。

第２表 回路２１からのＬ十Ｒ信号が掛算器５８および加算器５
７を介して７トリクス回路２２に入力され、Ｌ−Ｒ信号
との演算により右チャネル信号Ｒと左チャネル信号りと
に分離される。一方、雑音除去処理回路からの信号は掛
算器５９でしゃ断されて、マトリクス回路２２には入力
されない。

雑音が生じた場合、雑音検出回路３から検出信号Ｓ　（
ｄ）及びＳ　（ｔｌが出力され、検出信号（１）の持続
時間中、掛算器５８を経る通路がしゃ断されるとともに
掛算器５９を経る通路が導通される。したがってＬ±Ｒ
信号は高域フィルタ５２．残音付加回路４０を通過する
経路と予測回路６．低域フィルタ５１を通過する。経路
とに分岐された後に加算器５３で再び合成され、掛算器
５９．加算器５７を経てマトリクス回路２２に入力され
る。

残音付加回路４０および予測回路６では、雑音検出回路
３からの検出信号Ｓ　（ｄｌに応じて前述した雑音除去
処理動作が行われ、雑音が低減された高域および低域周
波数成分がそれぞれ出力されて加算器５３で合成される
゛。マトリクス回路２２では検出信号５（１）によりＬ
−Ｒ信号が入力しゃ断となりＬ＋Ｒ信号がＬチャネルお
よびＲチャネルのモノラル信号として出力されるように
回路切換えが行われる。

〔発明の効果〕

本発明によれば、復調信号中に重畳される比較的に短時
間（例えば数ｍ３以内）の突発的な一連の雑音を除去す
ることのでき、雑音に対しても受信機出力音の音質を改
善することができる。

【図面の簡単な説明】

第１図は本発明の一つの形態における一実施例としての
受信機の雑音除去装置のブロック図、第２図は第１図装
置における雑音検出回路のブロック図、第３図は第２同
各部の信号波形図、第４図は第１回者部の信号波形図、
第５図〜第７図は残音付加回路の作用を説明する図、第
８図と第９図は変形例を説明する図、第１０図は本発明
の他の形態における一実施例としての受信機の雑音除去
装置のブロック図、第１１図は第１０図装置における残
音付加回路のブロック図、　第１２図は第１０図におけ
る予測回路のブロック図、第１３図は第１２図回路にお
ける低域フィルタのブロック図、第１４図は第１２図回
路における信号波形図、第１５図は第１２図回路の作用
を説明する図、第１６図は本発明のさらに他の形態にお
りる一実施例としての受信機の雑音除去装置のブロック
図、第１７図は変形例としての予測回路のブロック図、
第１８図は第１７図回路の信号予測部のブロック図、第
１９図は本発明の変形例のブロック図、第２０図は従来
形の受信機の出力周波数特性図である。 ２・・・マルチプレクサ、３・・・雑音検出回路、４（
ｒｌ。 ４（１）・・・雑音処理回路、４０・・・残音付加回路
、６・・・予測回路、５１・・・低域フィルタ、５２・
・・高域フィルタ。 慢 煽 第５図 第７図 周波数 第８図 第９図 Δｎ 雑音検出信号Ｓ　（ｄ） ８　　、　　　　　　　　　　　　　　　　　　　　−
爲　　　　　　　　　　昧 図面の浄書（内容に変更なし） 周波数 手続補正書（自発） 昭和６０年３月ΩΩ日

Claims (1)

1. 【特許請求の範囲】 １、受信機の雑音除去装置であって、 復調信号に重畳される雑音の発生を検出する雑音検出回
   路、 該復調信号が入力される処理回路であって、Ｚ変換を用
   いて表される該回路の伝達関数が、Ｇ（ａ）が１より小
   の正の数、Ｇ（ｂ）が負の数、Ｇ（ｃ）が正の数に選ば
   れるときに、 Ｈ（ｚ）＝（Ｇ（ｂ）＋Ｇ（ｃ）Ｚ＾−＾１）／（１−
   Ｇ（ａ）Ｚ＾−＾１）と表され、かつｋが１より大きい
   正の数に選ばれるときに、 Ｇ（ｂ）／Ｇ（ｃ）＝Ｇ（ａ）／ｋ であるもの、および、 該雑音検出回路により雑音が検出されている期間中、該
   処理回路への復調信号の入力量を制限するゲート回路、 を備える、受信機の雑音除去装置。 ２、受信機の雑音除去装置であって、 復調信号に重畳される雑音の発生を検出する雑音検出回
   路、 該復調信号の高域周波数成分が通過される第１の経路に
   挿入された処理回路であって、Ｚ変換を用いて表される
   該回路の伝達関数が、Ｇ（ａ）が１より小の正の数、Ｇ
   （ｂ）が負の数、Ｇ（ｃ）が正の数に選ばれるときに、 Ｈ（ｚ）＝（Ｇ（ｂ）＋Ｇ（ｃ）Ｚ＾−＾１）／（１−
   Ｇ（ａ）Ｚ＾−＾１）と表され、かつｋが１より大きい
   正の数に選ばれるときに、 Ｇ（ｂ）／Ｇ（ｃ）＝Ｇ（ａ）／ｋ であるもの、 該復調信号の低域周波数成分が通過される第２の経路に
   挿入された信号予測回路であって、過去の出力信号から
   次の信号値を予測するもの、該第１の経路を通過した出
   力信号と該第２の経路を通過した出力信号とを合成して
   復調信号として出力する合成回路、 該雑音検出回路により雑音が検出されている期間中、該
   処理回路への復調信号の入力量を制限するゲート回路、
   および、 該雑音検出回路により雑音が検出されている期間中、該
   第２の経路に導かれた信号の該予測回路への入力量を制
   限するとともに該予測回路の出力信号を該第２の経路の
   出力信号とするように切換えを行う切換え回路、 を備える、受信機の雑音除去装置。 ３、周波数変調形ステレオ受信機の雑音を除去する、受
   信機の雑音除去装置であって、 復調信号に重畳される雑音の発生を検出する雑音検出回
   路、 復調された右チャネル信号および左チャネル信号を加算
   した加算信号が入力される処理回路であって、Ｚ変換を
   用いて表される該回路の伝達関数が、Ｇ（ａ）が１より
   小の正の数、Ｇ（ｂ）が負の数、Ｇ（ｃ）が正の数に選
   ばれるときに、 Ｈ（ｚ）＝（Ｇ（ｂ）＋Ｇ（ｃ）Ｚ＾−＾１）／（１−
   Ｇ（ａ）Ｚ＾−＾１）と表され、かつｋが１より大きい
   正の数に選ばれるときに、 Ｇ（ｂ）／Ｇ（ｃ）＝−Ｇ（ａ）／ｋ であるもの、 該雑音検出回路により雑音が検出されている期間中、該
   処理回路への該加算信号の入力量を制限するゲート回路
   、および、 該雑音検出回路により雑音が検出されている期間中、該
   処理回路からの出力信号をステレオ受信機のモノラル出
   力信号として選択する選択回路を備える、受信機の雑音
   除去装置。 ４、周波数変調形ステレオ受信機の雑音を除去する、受
   信機の雑音除去装置であって、 復調信号中に畳重される雑音の発生を検出する雑音検出
   回路、 復調された右チャネル信号および左チャネル信号を加算
   した加算信号の高域周波数成分が通過される第１の経路
   に挿入された処理回路であって、Ｚ変換を用いて表され
   る該回路の伝達関数が、Ｇ（ａ）が１より小の正の数、
   Ｇ（ｂ）が負の数、Ｇ（ｃ）が正の数に選ばれるときに
   、 Ｈ（ｚ）＝（Ｇ（ｂ）＋Ｇ（ｃ）Ｚ＾−＾１）／（１−
   Ｇ（ａ）Ｚ＾−＾１）と表され、かつｋが１より大きい
   正の数に選ばれるときに、 Ｇ（ｂ）／Ｇ（ｃ）＝−Ｇ（ａ）／ｋ であるもの、 該加算信号の低域周波数成分が通過される第２の経路に
   挿入された信号予測回路であって、過去の出力信号から
   次の信号値を予測するもの、該第１の経路を通過した出
   力信号と該第２の経路を通過した出力信号とを合成して
   復調信号として出力する合成回路、 該雑音検出回路により雑音が検出されている期間中、該
   処理回路への該加算信号の入力量を制限するゲート回路
   、 該雑音検出回路により雑音が検出されている期間中、該
   第２の経路に導かれた信号の該予測回路への入力量を制
   限するとともに該予測回路の出力信号を該第２の経路の
   出力信号とするように切換えを行う切換え回路、および
   、 該雑音検出回路により一連の雑音が検出されている期間
   に渡り、該合成回路からの出力信号をステレオ受信機の
   モノラル出力信号として選択する選択回路、 を備える、受信機の雑音除去装置。