JPS61190939A - Formation of pattern - Google Patents

Formation of pattern

Info

Publication number
JPS61190939A
JPS61190939A JP60031255A JP3125585A JPS61190939A JP S61190939 A JPS61190939 A JP S61190939A JP 60031255 A JP60031255 A JP 60031255A JP 3125585 A JP3125585 A JP 3125585A JP S61190939 A JPS61190939 A JP S61190939A
Authority
JP
Japan
Prior art keywords
scale
substrate
mask
processing
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60031255A
Other languages
Japanese (ja)
Other versions
JPH0612750B2 (en
Inventor
Naoki Kato
加藤 直規
Takashi Makimura
牧村 隆司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60031255A priority Critical patent/JPH0612750B2/en
Publication of JPS61190939A publication Critical patent/JPS61190939A/en
Publication of JPH0612750B2 publication Critical patent/JPH0612750B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE:To raise the utilization factor of the substrate by a method wherein the second graduated scale is formed in such a way that each grooved strip of the second grooved strip row for graduation constituting the second graduated scale is formed in a depth not to reach the substrate. CONSTITUTION:A mask 12 for processing is formed in such a way that the grooved strips for graduation C-2, C-1, C0, C1 and C2 of a grooved strip row 10 for graduation constituting a graduated scale 11, which is formed in the mask 12 for processing, are formed in a depth not to reach a substrate 1. Therefore, as long as the width of the rectangular pattern of the exposure mask to be used at the time of exposure treatment to a photo resist layer 8 is made narrower compared to the case in the conventional method, that will do. When the same mask for processing as the mask 12 for processing is again formed, the graduated scale in that case can be formed in the region of the mask 12 for processing, wherein the graduated scale 11 is formed, as a graduated scale to cowork with a graduated scale 7. Accordingly, the areas of the graduated scales, which occupy on the substrate 1, are not increased.

Description

【発明の詳細な説明】 Ll上上皿1ユ ニ発明は、基板上に所望のパターンを有する層を形成し
たり、基板に所望のパターンの加工を施したりする場合
に適用されるパターン形成法に関し、特に、半導体集積
回路装置を製造する場合に適用して好適なものである。
DETAILED DESCRIPTION OF THE INVENTION The invention relates to a pattern forming method applied to forming a layer having a desired pattern on a substrate or processing a substrate into a desired pattern. The present invention is particularly suitable for manufacturing semiconductor integrated circuit devices.

従来の技術 従来、第1図〜第6図を伴なって次に述べるパターン形
成法が提案されている。
2. Description of the Related Art Conventionally, the following pattern forming method has been proposed with reference to FIGS. 1 to 6.

すなわち、基板1を予め用意する(第1図)。That is, the substrate 1 is prepared in advance (FIG. 1).

しかして、その基板1上に、その全域に亘ってフォトレ
ジストM2を形成する(第2図)。
A photoresist M2 is then formed on the substrate 1 over the entire area (FIG. 2).

次に、フォトレジスト層2に対する露光マスク(図示せ
ず)を用いた露光処理を行い、続いで、現像処理を行っ
て、フォトレジスト層2から、幅Waの矩形パターンを
有する複数例えば5本の目盛用窓A−2、A−1、Ao
、A1、A2がそれらの幅方向に順次ピッチpaで配列
されでいる目盛用窓列4を有するエツチング用マスク5
を形成する(第3図)。
Next, the photoresist layer 2 is subjected to an exposure process using an exposure mask (not shown), and then a development process is performed to form a plurality of, for example, five, rectangular patterns from the photoresist layer 2 having a width Wa. Scale window A-2, A-1, Ao
, A1, A2 are sequentially arranged in the width direction at a pitch pa.
(Figure 3).

この場合、エツチング用マスク5が有する目盛用窓列4
は、それを構成している目盛用窓A−2、−1、Ao、
A1、A2の一側面がそれらに共通の配列線L−Lと一
致するように形成されている。
In this case, the scale window row 4 that the etching mask 5 has
is the scale window A-2, -1, Ao, which constitutes it.
One side of A1 and A2 is formed so as to coincide with an array line L-L common to them.

次に、基板1に対するエツチング用マスク5を用いたエ
ツチング処理によって、基板1の表面に、目盛用窓列4
に対応しているパターンを有する、目盛用溝条B−2、
B−1、Bo、B、、B2が配列されている目盛用溝条
列6でなる目盛尺7を形成する(第4図)。この目盛尺
7としての目盛用溝条列6は、それを構成している複数
の目盛用溝条B−2、B−1、Bo、B1、B2の一側
面がそれらの共通の配列線L−Lと一致するように形成
される。
Next, by etching the substrate 1 using the etching mask 5, the scale window rows 4 are formed on the surface of the substrate 1.
A scale groove B-2 having a pattern corresponding to
A scale scale 7 is formed by a scale groove array 6 in which B-1, Bo, B, , B2 are arranged (FIG. 4). The scale groove line 6 as the scale scale 7 has a plurality of scale groove lines B-2, B-1, Bo, B1, and B2 on one side of which are connected to the common arrangement line L. - formed to match L.

次に、基板1上に、エツチング用マスク5を除去して後
、他のフォトレジス1一層8を形成する(第5図)。
Next, after removing the etching mask 5, another photoresist layer 1 and 8 are formed on the substrate 1 (FIG. 5).

次に、フォトレジスト層8に対する他の露光マスク(図
示せず)を用いた露光処理を行い、続いて現像処理を行
って、フォトレジスト層8から、所望のパターンを有す
る加工用窓9が、目盛尺7と共働する他の目盛尺11と
しての目盛用溝条列10とともに形成されている加工用
マスク12を形成する。
Next, the photoresist layer 8 is subjected to an exposure process using another exposure mask (not shown), followed by a development process, so that a processing window 9 having a desired pattern is formed from the photoresist layer 8. A processing mask 12 is formed together with a scale groove array 10 as another scale 11 cooperating with the scale 7.

この場合、目盛尺11としての目盛用溝条列10は、例
えば、目盛尺7としての目盛用溝条列6の各目盛用溝条
err <+=−2、−1,0,1,2)の幅Waと同
じ幅WCの矩形パターンを有する例えば5本の目盛用溝
条C−2、C−1、co、C、C2が、それらの幅方向
に順次ピッチPaとは異なるピッチpaに比し小さなピ
ッチPaで配列されている。また、複数の目盛用溝条C
−2、C−1、co、C1、C2の一側面が、配列線L
−Lと一致するように形成されている。
In this case, the scale groove row 10 as the scale scale 11 has, for example, each scale groove row err <+=-2, -1, 0, 1, 2 of the scale groove row 6 as the scale scale 7. ), for example, five scale grooves C-2, C-1, co, C, C2 having a rectangular pattern with the same width WC as the width Wa of They are arranged at a smaller pitch Pa. In addition, multiple scale grooves C
-2, C-1, co, C1, one side of C2 is the array line L
-L.

以上が、従来提案されているパターン形成法である。The above are conventionally proposed pattern forming methods.

このようなパターン形成法によれば、基板1上に、加工
用マスク12を用いて、その加工用窓9のパターンを以
て基板1に接している層を形成したり、基板1を、加工
用窓9のパターンに加工(イオン打込加工、エツチング
加工など)することができる。
According to such a pattern forming method, a layer in contact with the substrate 1 is formed on the substrate 1 using the pattern of the processing window 9 using the processing mask 12, or a layer is formed on the substrate 1 with the pattern of the processing window 9. It can be processed into 9 patterns (ion implantation, etching, etc.).

また、上述したパターン形成法によれば、目盛尺7及び
11を用い、目盛尺7としての目盛用溝条列6のどの目
盛用溝条と、目盛尺11としての目盛用溝条列10のど
の目盛用溝条とが一致しているか否かによって、加工用
窓9が基板1上の基準位置に対して位置ずれなく形成さ
れているか、または位置ずれを有して形成されていると
して、その位置ずれが許容値内にあるか否かを判知する
ことができる。
Further, according to the pattern forming method described above, using the scale scales 7 and 11, which scale grooves in the scale groove array 6 as the scale scale 7 and which scale grooves in the scale groove array 10 as the scale scale 11 are used. Depending on which scale groove lines match or not, the processing window 9 is formed with no positional deviation relative to the reference position on the substrate 1, or is formed with a positional deviation. It is possible to determine whether the positional deviation is within an allowable value.

発明が解決しようとする口頭 しかしながら、上述したパターン形成法の場合、加工用
マスク12を、加工用窓9が基板1に達する深さに形成
されるとどもに、目盛尺11としての目盛用溝条列10
の目盛用溝条C1も、基板1に達する深さに形成される
ように、形成していた。
However, in the case of the pattern forming method described above, when the processing mask 12 is formed to a depth where the processing window 9 reaches the substrate 1, the scale groove as the scale measure 11 is formed. row 10
The scale grooves C1 were also formed to a depth that reached the substrate 1.

このため、上述したように、加工用マスク12の加工用
窓9を用いて、基板1に接する層を形成したり、基板1
に加工を施したりする場合、これと同時に、基板1の目
盛尺11が形成されている領域において、目盛用溝条列
11のパターンできば1に接している層が形成されたり
、基板゛1が目盛用溝条列11のパターンに加工された
りし、よって、加工用マスク12を用いた上述した処理
を行って後、それを除去し、再度上述した加工用マスク
12と同様の加工用マスクを形成せんとする場合、その
加工用マスクの上述した目盛用溝条列10と同様の目盛
用溝条列を、上述した目盛用溝条列10が形成されてい
る領域以外の領域に形成するとともに、上述した目盛尺
7も、新たに形成された目盛用溝条列の形成されている
領域に形成するを要する。
Therefore, as described above, the processing window 9 of the processing mask 12 is used to form a layer in contact with the substrate 1 or
At the same time, in the area where the scale scale 11 of the substrate 1 is formed, a layer that is in contact with the pattern of the scale groove row 11 may be formed, or the substrate 1 may be processed. is processed into the pattern of the scale groove array 11. Therefore, after performing the above-described processing using the processing mask 12, it is removed and a processing mask similar to the processing mask 12 described above is used again. , a scale groove array similar to the scale groove array 10 described above is formed in an area other than the area where the scale groove array 10 described above is formed. At the same time, the above-mentioned scale scale 7 also needs to be formed in the area where the newly formed scale groove row is formed.

従って、全体としての目盛尺が、基板1に大なる面積を
占め、従って、基板1の利用率が悪いという欠点を有し
ていた。
Therefore, the scale scale as a whole occupies a large area on the substrate 1, which has the disadvantage that the utilization rate of the substrate 1 is poor.

問題を解決するための手 よって、本発明は上述した欠点のない、新規なパターン
形成法を提案せんとするものである。
In order to solve the problem, the present invention seeks to propose a new patterning method that does not have the above-mentioned drawbacks.

本発明によるパターン形成法は、次に述べる順次の工程
をとる。
The pattern forming method according to the present invention includes the following sequential steps.

すなわち、第1図〜第6図で上述したと同様に、基板上
に第1のフォトレジスト層を形成する。
That is, a first photoresist layer is formed on the substrate in the same manner as described above with reference to FIGS. 1 to 6.

次に、第1のフォトレジスト層に対する第1の露光マス
クを用いた露光処理、及びそれに続く現像処理によって
、上記第1のフォトレジスト層から、矩形パターンを有
する複数の第1の目盛用窓がそれらの幅方向に順次第1
のピッチで配列されている第1の目盛用窓列を有するエ
ツチング用マスクを形成する。
Next, a plurality of first scale windows having a rectangular pattern are formed from the first photoresist layer by exposing the first photoresist layer using a first exposure mask and a subsequent development process. 1 in order in their width direction
An etching mask is formed having a first row of graduation windows arranged at a pitch of .

次に、上記基板に対する上記第1のエツチング用マスク
を用いたエツチング処理によって、上記基板の表面に、
上記第1の目盛用窓列に対応しているパターンを有する
第1の目盛用溝条列でなる第1の目盛尺を形成する。
Next, by etching the substrate using the first etching mask, the surface of the substrate is etched.
A first scale is formed by a first scale groove row having a pattern corresponding to the first scale window row.

次に、上記基板上に、上記第1のエツチング用マスクを
除去して後、上記第2のフォト−ジス1一層を形成する
Next, after removing the first etching mask, a single layer of the second photoresist 1 is formed on the substrate.

次に、上記第2のフォトレジスト層に対する第2の露光
マスクを用いた第2の露光処理、及びそれに続く現像処
理によって、上記第2のフォトレジスト層から、所望の
パターンを有する加工用窓が、上記第1の目盛尺と共働
する第2の目盛尺としての、矩形パターンを有する複数
の第2の目盛用溝条がそれらの幅方向に順次上記第1の
ピッチとは異なる第2のピッチで配列されている第2の
目盛用溝条列とともに形成されている加工用マスクを形
成する。
Next, a processing window having a desired pattern is formed from the second photoresist layer by a second exposure treatment using a second exposure mask and a subsequent development treatment on the second photoresist layer. , a plurality of second scale grooves having a rectangular pattern as a second scale scale cooperating with the first scale scale are sequentially arranged in the width direction at a second pitch different from the first scale scale. A processing mask is formed together with a second scale groove array arranged at a pitch.

しかしながら、本発明によるパターン形成法は、上記第
2の目盛尺を、それを構成している上記第2の目盛用溝
条列の各溝条が、上記基板に達しない深さになるように
形成する。
However, in the pattern forming method according to the present invention, the second scale is formed such that each groove of the second scale groove array constituting it has a depth that does not reach the substrate. Form.

効  果 このような本発明によれば、上述した従来の欠点を有し
ない。
Effects According to the present invention, the above-mentioned conventional drawbacks are not present.

実施例 次に、本発明によるパターン形成法の実施例を述べよう
EXAMPLE Next, an example of the pattern forming method according to the present invention will be described.

本発明によるパターン形成法は、第1図/第6図で上述
した従来のパターン形成法において、その第6図で上述
した加工用マスク12を形成する工程において、その加
工用マスク12に形成している目盛尺11としての目盛
用溝条列10の目盛用溝条列CC −2’  −1・CO,C,・C 2が、第7図に示すように、基板1に達しない深さで形
成されるように、加工用マスク12を形成することを除
いて、第1図〜第6図で上述したパターン形成法の場合
と同様である。なお、このためには、フォトレジスト層
8に対する露光処理時に用いる露光マスクの矩形パター
ンの幅を従来の場合に比し狭くすればよいものである。
In the pattern forming method according to the present invention, in the conventional pattern forming method described above in FIG. 1/FIG. 6, in the step of forming the processing mask 12 described above in FIG. As shown in FIG. The process is the same as the pattern forming method described above with reference to FIGS. 1 to 6, except that the processing mask 12 is formed so as to be formed. Note that for this purpose, the width of the rectangular pattern of the exposure mask used during the exposure process for the photoresist layer 8 may be made narrower than in the conventional case.

このような本発明によるパターン形成法によれば、目盛
尺11としての目盛用溝条列10の目盛用溝条C1が、
基板1に達しなくても、目盛尺11としての作用が航述
した場合と同様に得ることができるとともに、前述した
ように加工用マスク12と同様の加工用マスクを再度形
成するとき、その場合の目盛尺を、目盛尺11の県税さ
れている領域に目盛尺7の共働する目盛尺として形成す
ることができる。従って、目盛尺が基板1に占める面積
が大にならない。
According to the pattern forming method according to the present invention, the scale groove C1 of the scale groove array 10 as the scale 11 is
Even if it does not reach the substrate 1, the function as the scale scale 11 can be obtained in the same way as in the case described above, and when a processing mask similar to the processing mask 12 is formed again as described above, in that case. The graduation scale can be formed as a cooperating graduation scale of the graduation scale 7 in the area covered by the prefectural tax of the graduation scale 11. Therefore, the area occupied by the scale scale on the substrate 1 does not become large.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図、第3図B、第4図、第5図、第6図B
は、従来のパターン形成法を示す順次の高低における路
線的断面図、第3図A及び第6図へは、第3図B及び第
6図Bの平面図である。 第7図A及びBは、本発明によるパターン形成法の実施
例を示す路線的平面図及びその断面図である。
Figure 1, Figure 2, Figure 3B, Figure 4, Figure 5, Figure 6B
3A and 6 are plan views of FIGS. 3B and 6B, respectively. FIGS. 7A and 7B are a schematic plan view and a sectional view thereof showing an embodiment of the pattern forming method according to the present invention.

Claims (1)

【特許請求の範囲】  基板上に第1のフォトレジスト層を形成する工程と、 上記第1のフォトレジスト層に対する第1の露光マスク
を用いた露光処理、及びそれに続く現像処理によつて、
上記第1のフォトレジスト層から、矩形パターンを有す
る複数の第1の目盛用窓がそれらの幅方向に順次第1の
ピッチで配列されている第1の目盛用窓列を有するエッ
チング用マスクを形成する工程と、 上記基板に対する上記第1のエッチング用マスクを用い
たエッチング処理によって、上記基板の表面に、上記第
1の目盛用窓列に対応しているパターンを有する第1の
目盛用溝条列でなる第1の目盛尺を形成する工程と、 上記基板上に、上記第1のエッチング用マスクを除去し
て後、上記第2のフォトレジスト層を形成する工程と、 上記第2のフォトレジスト層に対する第2の露光マスク
を用いた第2の露光処理、及びそれに続く現像処理によ
つて、上記第2のフォトレジスト層から、所望のパター
ンを有する加工用窓が、上記第1の目盛尺と共働する第
2の目盛尺としての、矩形パターンを有する複数の第2
の目盛用溝条がそれらの幅方向に順次上記第1のピッチ
とは異なる第2のピッチで配列されている第2の目盛用
溝条列とともに形成されている加工用マスクを形成する
工程とを有するパターン形成法において、 上記第2の目盛尺を、それを構成している上記第2の目
盛用溝条列の各溝条が、上記基板に達しない深さになる
ように形成することを特徴とするパターン形成法。
[Scope of Claims] A step of forming a first photoresist layer on a substrate, an exposure treatment using a first exposure mask on the first photoresist layer, and a subsequent development treatment,
From the first photoresist layer, an etching mask having a first scale window row in which a plurality of first scale windows having a rectangular pattern are sequentially arranged at a pitch of 1 in the width direction is formed. a first scale groove having a pattern corresponding to the first scale window row on the surface of the substrate by etching the substrate using the first etching mask; a step of forming a first scale having a row of lines; a step of forming a second photoresist layer on the substrate after removing the first etching mask; and a step of forming a second photoresist layer on the substrate; A processing window having a desired pattern is formed from the second photoresist layer by a second exposure process using a second exposure mask on the photoresist layer and a subsequent development process. a plurality of second scales having a rectangular pattern as second scale scales cooperating with the scale scale;
forming a processing mask in which the scale grooves are formed together with a second scale groove array in which the scale grooves are sequentially arranged in the width direction at a second pitch different from the first pitch; In the pattern forming method, the second scale is formed so that each groove of the second scale groove array constituting it has a depth that does not reach the substrate. A pattern forming method characterized by:
JP60031255A 1985-02-19 1985-02-19 Pattern formation method Expired - Lifetime JPH0612750B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60031255A JPH0612750B2 (en) 1985-02-19 1985-02-19 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60031255A JPH0612750B2 (en) 1985-02-19 1985-02-19 Pattern formation method

Publications (2)

Publication Number Publication Date
JPS61190939A true JPS61190939A (en) 1986-08-25
JPH0612750B2 JPH0612750B2 (en) 1994-02-16

Family

ID=12326245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60031255A Expired - Lifetime JPH0612750B2 (en) 1985-02-19 1985-02-19 Pattern formation method

Country Status (1)

Country Link
JP (1) JPH0612750B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917714A (en) * 1995-06-29 1997-01-17 Nec Corp Alignment method and alignment error inspection method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917714A (en) * 1995-06-29 1997-01-17 Nec Corp Alignment method and alignment error inspection method

Also Published As

Publication number Publication date
JPH0612750B2 (en) 1994-02-16

Similar Documents

Publication Publication Date Title
JP2002528895A (en) Method of manufacturing a semiconductor device on a silicon substrate having on its surface a lattice and at least partially a recessed oxide pattern
US4603473A (en) Method of fabricating integrated semiconductor circuit
JPH02260441A (en) Semiconductor element
JPS61190939A (en) Formation of pattern
JP2722563B2 (en) Pattern formation method
JPS61190940A (en) Formation of pattern
EP3499310A1 (en) A method for producing a pattern of features by lithography and etching
JPH03209711A (en) Manufacture of semiconductor device
JPS6215854B2 (en)
JPH04348034A (en) Wiring pattern forming method
JPH01186624A (en) Manufacture of semiconductor device
JPS6148708B2 (en)
JPS5914550B2 (en) Microfabrication method
JP2853471B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2005223272A (en) Method for producing thin-film chip resistor
JP2811724B2 (en) Etching method
JPS59204254A (en) Manufacture of multilayer interconnection master slice integrated circuit
JPS6310889B2 (en)
JPS6310890B2 (en)
JPH05283393A (en) Method of forming groove of diffraction grating pattern
JPH03239331A (en) Manufacture of semiconductor device
JPS6341020A (en) Manufacture of semiconductor device
JPH08124826A (en) Pattern forming method
JPH02291142A (en) Manufacture of semiconductor integrated circuit device
JPH10177944A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term