JPH05283393A - Method of forming groove of diffraction grating pattern - Google Patents
Method of forming groove of diffraction grating patternInfo
- Publication number
- JPH05283393A JPH05283393A JP10357092A JP10357092A JPH05283393A JP H05283393 A JPH05283393 A JP H05283393A JP 10357092 A JP10357092 A JP 10357092A JP 10357092 A JP10357092 A JP 10357092A JP H05283393 A JPH05283393 A JP H05283393A
- Authority
- JP
- Japan
- Prior art keywords
- diffraction grating
- grating pattern
- mask
- groove array
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、回折格子パタ―ン溝列
を有する分布帰還型半導体レ―ザを製造する場合に適用
して好適な回折格子パタ―ン溝列形成法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a diffraction grating pattern groove array suitable for manufacturing a distributed feedback type semiconductor laser having a diffraction grating pattern groove array.
【０００２】[0002]
【従来の技術】従来、図４〜図９を伴って次に述べる原
理的な回折格子パタ―ン溝列形成法が提案されている。2. Description of the Related Art Heretofore, a method of forming a diffraction grating pattern groove array, which is a principle described below with reference to FIGS. 4 to 9, has been proposed.
【０００３】すなわち、予め用意された、例えばＩｎＰ
結晶でなり且つ（１００）面の結晶面に面出しされてい
る平らな表面２を有する半導体基板１の表面２上に、回
折格子パタ―ンを有するスリット列４Ａを形成してい
る、たとえば電子レジストでなるマスク３Ａを、リソグ
ラフィ法によって形成する（図４）。That is, for example, InP prepared in advance is used.
A slit array 4A having a diffraction grating pattern is formed on a surface 2 of a semiconductor substrate 1 which is a crystal and has a flat surface 2 which is faced to a (100) crystal face. A mask 3A made of resist is formed by a lithography method (FIG. 4).
【０００４】次に、半導体基板１に対する、マスク３Ａ
をマスクとする、拡散律速反応によってエッチング処理
を行うエッチャントを用いたエッチング処理によって、
半導体基板１の表面２に、マスク３Ａのスリット列４Ａ
と同じ回折格子パタ―ンを有する溝列５Ａを、１００Ａ
のような比較的浅い各溝の深さＤA に形成する（図
５）。Next, a mask 3A for the semiconductor substrate 1
By using an etchant with an etchant that uses the mask as a mask and performs an etching process by a diffusion-controlled reaction,
On the surface 2 of the semiconductor substrate 1, the slit row 4A of the mask 3A
The groove array 5A having the same diffraction grating pattern as
Is formed at a relatively shallow depth D A of each groove (FIG. 5).
【０００５】次に、半導体基板１上からマスク３を除去
する（図６）。Next, the mask 3 is removed from the semiconductor substrate 1 (FIG. 6).
【０００６】次に、半導体基板１の表面２上に、もし、
回折格子パタ―ンを有するスリット列４Ａを形成してい
るマスク３Ａが除去されていないとすれば、そのマスク
３Ａのスリット列４Ａの両端側からそのスリット列４Ａ
の延長方向に外方にスリット４Ａと同じ回折格子パタ―
ンで一連にそれぞれ延長している、という態様を有する
スリット列４Ａと同じ回折格子パタ―ンを有するスリッ
ト列４ＢＬ及び４ＢＲを形成している、上述したマスク
３Ａと同様の材料でなるマスク３Ｂを、リソグラフィ法
によって形成する（図７）。Next, on the surface 2 of the semiconductor substrate 1, if
Assuming that the mask 3A forming the slit array 4A having the diffraction grating pattern is not removed, the slit array 4A from both end sides of the slit array 4A of the mask 3A.
The same diffraction grating pattern as slit 4A outward in the extension direction of
A mask 3B made of the same material as the above-mentioned mask 3A, which forms slit rows 4BL and 4BR having the same diffraction grating pattern as the slit row 4A having a mode in which they are extended in series. , Lithographically formed (FIG. 7).
【０００７】次に、半導体基板１に対する、マスク３Ｂ
をマスクとする、拡散律速反応によってエッチング処理
を行うエッチャントを用いたエッチング処理によって、
半導体基板１の表面２に、マスク３Ｂのスリット列４Ｂ
Ｌ及び４ＢＲと同じ回折格子パタ―ンを有する溝列部５
ＢＬ及び５ＢＲを、４００Ａのような溝列５Ａに比し深
い各溝の深さＤB に形成し、よって、溝列５Ａと、その
両端側からの溝列５Ａの延長方向に外方に溝列５Ａを同
じ回折格子パタ―ンでそれぞれ延長し且つ溝列５Ａの各
溝の深さＤA に比し深い各溝の深さＤB を有する溝列５
ＢＬ及び５ＢＲとからなる溝列６を、溝列５Ａ、５ＢＬ
及び５ＢＲを溝列６の溝列部として、形成する（図
８）。Next, the mask 3B for the semiconductor substrate 1 is formed.
By using an etchant with an etchant that uses the mask as a mask and performs an etching process by a diffusion-controlled reaction,
On the surface 2 of the semiconductor substrate 1, the slit row 4B of the mask 3B
Groove row portion 5 having the same diffraction grating pattern as L and 4BR
BL and 5BR are formed at a depth D B of each groove, which is deeper than the groove array 5A such as 400A, so that the groove array 5A and the groove outwardly in the extension direction of the groove array 5A from both ends thereof are formed. A groove array 5 that extends each row 5A with the same diffraction grating pattern and has a depth D B of each groove that is deeper than the depth D A of each groove of the groove array 5A.
The groove array 6 composed of BL and 5BR is replaced with the groove arrays 5A, 5BL.
And 5BR are formed as the groove row portion of the groove row 6 (FIG. 8).
【０００８】次に、半導体基板１の表面２上から、マス
ク３Ｂを除去する（図９）。Next, the mask 3B is removed from the surface 2 of the semiconductor substrate 1 (FIG. 9).
【０００９】以上が、従来提案されている原理的な回折
格子パタ―ン溝列形成法である。The above is the method of forming the diffraction grating pattern groove array which has been proposed in principle.
【００１０】このような従来の回折格子パタ―ン溝列形
成法によれば、それを、回折格子パタ―ン溝列を有する
分布帰還型半導体レ―ザを製造する場合に適用ことがで
きる。According to such a conventional diffraction grating pattern groove array forming method, it can be applied when manufacturing a distributed feedback semiconductor laser having a diffraction grating pattern groove array.
【００１１】[0011]
【発明が解決しようとする課題】図４〜図９に示す従来
の回折格子パタ―ン溝列形成法の場合、半導体基板１の
表面２上にマスク３Ａを形成し（図４）、次で、それを
マスクとする半導体基板１に対するエッチング処理を行
い（図５）、次に、再度、半導体基板１の表面２上にマ
スク３Ｂを形成し（図７）、次で、それをマスクとする
半導体基板１に対するエッチング処理を行うことで、半
導体基板１の表面２に、マスク３Ａ及び３Ｂと同じ回折
格子パタ―ンを有し且つ互に異なる深さＤA 、及びＤB
をそれぞれ有する溝列部５Ａ、５ＢＬ及び５ＢＲからな
る溝列６を形成している。このため、半導体基板１の表
面２上に、マスクと同じ回折格子パタ―ンを有し且つ互
に異なる深さを有する複数の溝列部からなる溝列を形成
するにつき、半導体基板１の表面２上に、マスクを形成
し、次で、それをマスクとする半導体基板１に対するエ
ッチング処理を行うことを、複数回行う必要があり、ま
た、半導体基板１の表面２上に第１回目以後に形成する
マスクについては、そのマスクを、それを形成する前に
形成された溝列部と精密に位置合せをする必要がある。In the case of the conventional diffraction grating pattern groove array forming method shown in FIGS. 4 to 9, a mask 3A is formed on the surface 2 of the semiconductor substrate 1 (FIG. 4), and then, Then, the semiconductor substrate 1 using the mask as a mask is subjected to etching treatment (FIG. 5), then the mask 3B is formed again on the surface 2 of the semiconductor substrate 1 (FIG. 7), and then used as a mask. By performing the etching process on the semiconductor substrate 1, the surface 2 of the semiconductor substrate 1 has the same diffraction grating pattern as the masks 3A and 3B and different depths D A and D B.
The groove array 6 is formed by the groove array portions 5A, 5BL and 5BR each having Therefore, when forming a groove array including a plurality of groove array portions having the same diffraction grating pattern as the mask and different depths from each other on the surface 2 of the semiconductor substrate 1, the surface of the semiconductor substrate 1 It is necessary to form a mask on the surface of the semiconductor substrate 2 and then perform the etching process on the semiconductor substrate 1 using the mask as the mask a plurality of times. Regarding the mask to be formed, it is necessary to precisely align the mask with the groove array portion formed before forming the mask.
【００１２】従って、図４〜図９に示す従来の回折格子
パタ―ン溝列形成法の場合、回折格子パタ―ンを有し且
つ互に異なる深さを有する複数の溝列部からなる溝列
を、少ない工程数で、容易に形成することができない、
という欠点を有していた。Therefore, in the case of the conventional diffraction grating pattern groove array forming method shown in FIGS. 4 to 9, a groove having a diffraction grating pattern and having a plurality of groove array portions having mutually different depths. Rows cannot be easily formed with a small number of steps,
It had the drawback.
【００１３】よって、本発明は、上述した欠点のない、
新規な回折格子パタ―ン溝列形成法を提案せんとするも
のである。Thus, the present invention does not have the drawbacks mentioned above,
The purpose is to propose a new method for forming a diffraction grating pattern groove array.
【００１４】[0014]
【課題を解決するための手段】本発明による回折格子パ
タ―ン溝列形成法は、図４〜図９で前述した従来の回折
格子パタ―ン溝列形成法の場合に準じて、半導体基板に
対する、回折格子パタ―ンを有するスリット列を形成し
ているマスクと拡散律速反応によってエッチング処理を
行うエッチャントとを用いたエッチング処理によって、
上記半導体基板の表面に、上記マスクと同じ回折格子パ
タ―ンを有し且つ互に異なる深さを有する複数の溝列部
からなる溝列を形成する。A method of forming a diffraction grating pattern groove array according to the present invention is based on a semiconductor substrate according to the conventional diffraction grating pattern groove array forming method described above with reference to FIGS. , By an etching process using a mask forming a slit array having a diffraction grating pattern and an etchant performing an etching process by a diffusion-controlled reaction,
On the surface of the semiconductor substrate, a groove array having a plurality of groove array portions having the same diffraction grating pattern as the mask and different depths is formed.
【００１５】しかしながら、本発明による回折格子パタ
―ン溝列形成法によれば、上記マスクが、上記スリット
列の、上記溝列の複数の溝列部にそれぞれ対応している
複数のスリット列部のまわりにおいて、互に異なる被覆
率を有している。However, according to the method of forming the diffraction grating pattern groove array according to the present invention, the mask has a plurality of slit row portions corresponding to the plurality of groove row portions of the groove row. Have different coverages around.
【００１６】[0016]
【作用・効果】本発明による回折格子パタ―ン溝列形成
法によれば、半導体基板上に、回折格子パタ―ンを有す
る複数のスリット列部からなるスリット列を形成し且つ
その複数のスリット列部のまわりにおいて互に異なる被
覆率を有せしめているマスクを形成しさえすれば、その
ようなマスクを半導体基板上に形成し、次でそれをマス
クとする半導体基板に対する拡散律速反応によってエッ
チング処理を行うエッチャントを用いたエッチング処理
を行うことを、ただ１回行うだけで、従って、図４〜図
９で前述した従来の回折格子パタ―ン溝列形成法の場合
に比し少ない工程数で、しかも図４〜図９に示す従来の
回折格子パタ―ン溝列形成法で前述したようなマスクの
位置合せの必要なしに、マスクと同じ回折格子パタ―ン
を有し且つ互に異なる深さを有する複数の溝列部からな
る溝列を、容易に形成することができる。According to the method of forming a diffraction grating pattern groove array according to the present invention, a slit array including a plurality of slit array portions having a diffraction grating pattern is formed on a semiconductor substrate and the plurality of slits are formed. As long as masks having different coverages around the row portions are formed, such masks are formed on a semiconductor substrate, and then etching is performed by a diffusion-controlled reaction with respect to the semiconductor substrate using the masks as masks. The etching process using the etchant is performed only once, and therefore the number of steps is smaller than that in the conventional diffraction grating pattern groove array forming method described above with reference to FIGS. In addition, the mask has the same diffraction grating pattern as that of the mask and does not require the alignment of the mask as described above in the conventional diffraction grating pattern groove forming method shown in FIGS. The groove array comprising a plurality of groove array portion having a depth that can be easily formed.
【００１７】[0017]
【実施例】次に、図１を伴って、原理的な、本発明によ
る回折格子パタ―ン溝列形成法の実施例を述べよう。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, referring to FIG. 1, an embodiment of the method of forming a diffraction grating pattern groove array according to the present invention will be described.
【００１８】図１において、図２との対応部分には同一
符号を付して示す。In FIG. 1, parts corresponding to those in FIG. 2 are designated by the same reference numerals.
【００１９】図１に示す原理的な本発明による回折格子
パタ―ン溝列形成法は、次に述べる順次の工程をとっ
て、回折格子パタ―ン溝列を形成する。In the method of forming a diffraction grating pattern groove array according to the present invention shown in FIG. 1, the diffraction grating pattern groove array is formed by the following sequential steps.
【００２０】すなわち、予め用意された、例えばＩｎＰ
結晶でなり且つ（１００）面の結晶面に面出しされてい
る平らな表面２を有する半導体基板１の表面２上に、図
４〜図９で前述した従来の回折格子パタ―ン溝列形成法
におけるマスク３のスリット列４Ａまたはマスク３Ｂの
スリット列５ＢＬ及び５ＢＲと同様の回折格子パタ―ン
を有するスリット列４を形成している、例えば電子レジ
ストでなるマスク３を、それ自体は公知のリソグラフィ
法によって形成する（図１）。That is, InP prepared in advance, for example,
Formation of a conventional diffraction grating pattern groove array described above with reference to FIGS. 4 to 9 on a surface 2 of a semiconductor substrate 1 which is a crystal and has a flat surface 2 which is faced to a (100) crystal face. A mask 3 made of, for example, an electronic resist, which forms a slit array 4 having a diffraction grating pattern similar to the slit array 4A of the mask 3 or the slit arrays 5BL and 5BR of the mask 3B in the method, is known per se. It is formed by a lithographic method (FIG. 1).
【００２１】この場合、マスク３を、図４〜図９で前述
した従来の回折格子パタ―ン溝列形成法において形成さ
れる回折格子パタ―ンを有する溝列６を構成している溝
列部５Ａに対応しているスリット列部４Ａのまわりにお
ける被覆率が、図４〜図９で前述した従来の回折格子パ
タ―ン溝列形成法において形成される溝列６を構成して
いる溝列部５ＢＬ及び５ＢＲにそれぞれ対応しているス
リット部４ＢＬ及び４ＢＲのまわりにおける被覆率に比
し大であるように、スリット列部４Ａのまわりには、大
きな窓７Ａをスリット列部４Ａに近接して形成し、スリ
ット列部４ＢＬ及び４ＢＲのまわりには窓７Ａに比し小
さな窓７ＢＬ及び７ＢＲをスリット列部４ＢＬ及び４Ｂ
Ｒから比較的遠い位置に形成する。In this case, the mask 3 is a groove array forming a groove array 6 having a diffraction grating pattern formed by the conventional diffraction grating pattern groove array forming method described above with reference to FIGS. The coverage around the slit row portion 4A corresponding to the portion 5A constitutes the groove row 6 which is formed in the conventional diffraction grating pattern groove row forming method described above with reference to FIGS. A large window 7A is provided in the vicinity of the slit row portion 4A around the slit row portion 4A so as to be larger than the coverage around the slit portions 4BL and 4BR corresponding to the row portions 5BL and 5BR, respectively. Windows 7BL and 7BR smaller than the window 7A are formed around the slit row portions 4BL and 4BR.
It is formed at a position relatively far from R.
【００２２】次に、半導体基板１に対するマスク３をマ
スクとする拡散律速反応によってエッチング処理を行う
エッチャント、例えば飽和臭素水と臭化水素酸と水との
１：１０：４０の混合比を有するエッチャントを用いた
エッチング処理によって、半導体基板１の表面２に、マ
スク３のスリット列部４Ａ、４ＢＬ及び４ＢＲと同じ回
折格子パタ―ンを有し且つスリット列部４Ａ、４ＢＬ及
び４ＢＲにそれぞれ対応している溝列部５Ａ、５ＢＬ及
び５ＢＲからなる溝列６を形成する（図２）。この場
合、溝列部５ＢＬ及び５ＢＲは、マスク３のスリット列
部４ＢＬ及び４ＢＲのまわりの被覆率がスリット列部４
Ａに比し小さいので、溝列部５Ａの深さＤA に比し深い
深さＤB に形成される。Next, an etchant for etching the semiconductor substrate 1 by a diffusion-controlled reaction using the mask 3 as a mask, for example, an etchant having a mixture ratio of saturated bromine water, hydrobromic acid, and water of 1:10:40. The surface 2 of the semiconductor substrate 1 has the same diffraction grating pattern as that of the slit row portions 4A, 4BL and 4BR of the mask 3 by the etching process using, and corresponds to the slit row portions 4A, 4BL and 4BR, respectively. A groove array 6 composed of the groove array portions 5A, 5BL, and 5BR is formed (FIG. 2). In this case, in the groove row portions 5BL and 5BR, the coverage ratio around the slit row portions 4BL and 4BR of the mask 3 is the slit row portion 4.
Since it is smaller than A, it is formed to a depth D B which is deeper than the depth D A of the groove array portion 5A.
【００２３】次に、半導体基板１の表面２上から、マス
ク３を除去する（図３）。Next, the mask 3 is removed from the surface 2 of the semiconductor substrate 1 (FIG. 3).
【００２４】以上が、本発明による回折格子パタ―ン溝
列形成法の実施例である。The above is the embodiment of the method of forming the diffraction grating pattern groove array according to the present invention.
【００２５】このような本発明による回折格子パタ―ン
溝列形成法によれば、半導体基板１の表面２上にマスク
３を形成し、次でそのマスク３をマスクとする半導体基
板１に対する拡散律速反応によってエッチング処理を行
うエッチャントを用いたエッチング処理を行うことをた
だ１回行うだけで、半導体基板１の表面２に、回折格子
パタ―ンを有し且つ互に異なる深さを有する複数の溝列
部５Ａ、５ＢＬ及び５ＢＲからなる溝列６を容易に形成
することができ、また、そこに、図４〜図９で前述した
従来の回折格子パタ―ン溝列形成法の場合のようなマス
クの位置合せを必要としたりしない。According to the method for forming a diffraction grating pattern groove array according to the present invention as described above, a mask 3 is formed on the surface 2 of the semiconductor substrate 1, and then the mask 3 is used as a mask to diffuse into the semiconductor substrate 1. The etching process using the etchant that performs the etching process by the rate-determining reaction is performed only once, so that the surface 2 of the semiconductor substrate 1 has a plurality of diffraction grating patterns and different depths. The groove array 6 composed of the groove array portions 5A, 5BL and 5BR can be easily formed, and the same as in the case of the conventional diffraction grating pattern groove array forming method described above with reference to FIGS. It does not require a proper mask alignment.
【００２６】なお、上述においては、本発明を、溝列部
５Ａと、その両端側から外方にそれぞれ延長している溝
列部５ＢＬ及び５ＢＲとからなる溝列６を形成するのに
適用した場合につき述べたが、本発明は、要は互に異な
る深さを有する複数の溝列部からなる溝列を形成する場
合にも適用し得ることは明らかであろう。また、上述し
た半導体基板は、半導体基板本体上に半導体層が形成さ
れている構成を有するものをも意味することは明らかで
あろう。In the above description, the present invention is applied to form the groove array 6 including the groove array portion 5A and the groove array portions 5BL and 5BR extending outward from both ends thereof. Although described with respect to the case, it will be apparent that the present invention can also be applied to the case where a groove array including a plurality of groove array portions having mutually different depths is formed. Further, it will be apparent that the above-mentioned semiconductor substrate also means one having a structure in which a semiconductor layer is formed on the semiconductor substrate body.
【図１】本発明による回折格子パタ―ン溝列形成法の実
施例の説明に供する、最初の工程における略線的平面図
及びそのＢ−Ｂ線上、Ｃ−Ｃ線上及びＤ−Ｄ線上の断面
図である。FIG. 1 is a schematic plan view in the first step and its BB line, C-C line, and D-D line for explaining an embodiment of a diffraction grating pattern groove array forming method according to the present invention. FIG.
【図２】本発明による回折格子パタ―ン溝列形成法の実
施例の説明に供する、図１に示す工程に続く工程の略線
的断面図である。FIG. 2 is a schematic cross-sectional view of a step following the step shown in FIG. 1 for explaining an embodiment of the diffraction grating pattern groove array forming method according to the present invention.
【図３】本発明による回折格子パタ―ン溝列形成法の実
施例の説明に供する、図２に示す工程に続く工程の略線
的平面図及びそのＢ−Ｂ線上の断面図である。3A and 3B are a schematic plan view of a step following the step shown in FIG. 2 and a cross-sectional view taken along the line BB thereof for explaining an embodiment of a diffraction grating pattern groove array forming method according to the present invention.
【図４】従来の回折格子パタ―ン溝列形成法の説明に供
する、最初の工程における略線的平面図及びそのＢ−Ｂ
線上の断面図である。FIG. 4 is a schematic plan view in the first step and its BB for explaining a conventional method of forming a diffraction grating pattern groove array.
It is sectional drawing on a line.
【図５】従来の回折格子パタ―ン溝列形成法の説明に供
する、図４に示す工程に続く工程の略線的断面図であ
る。FIG. 5 is a schematic cross-sectional view of a step following the step shown in FIG. 4 for explaining a conventional diffraction grating pattern groove array forming method.
【図６】従来の回折格子パタ―ン溝列形成法の説明に供
する、図５に示す工程に続く工程の略線的断面図であ
る。FIG. 6 is a schematic cross-sectional view of a step following the step shown in FIG. 5 for explaining the conventional method of forming a diffraction grating pattern groove array.
【図７】従来の回折格子パタ―ン溝列形成法の説明に供
する、図６に示す工程に続く略線的平面図及びそのＢ−
Ｂ線上の断面図である。FIG. 7 is a schematic plan view following the step shown in FIG. 6 for explaining the conventional method of forming a diffraction grating pattern groove array and its B-
It is sectional drawing on the B line.
【図８】従来の回折格子パタ―ン溝列形成法の説明に供
する、図７に示す工程に続く工程の略線的断面図であ
る。FIG. 8 is a schematic cross-sectional view of a step following the step shown in FIG. 7, which is used for explaining a conventional method of forming a diffraction grating pattern groove array.
【図９】従来の回折格子パタ―ン溝列形成法の説明に供
する、図８に示す工程に続く工程の略線的平面図及びそ
のＢ−Ｂ線上の断面図である。9A and 9B are a schematic plan view of a step following the step shown in FIG. 8 and a cross-sectional view taken along line BB thereof for explaining a conventional method of forming a diffraction grating pattern groove array.
１ 半導体基板 ２ 表面 ３ マスク ３Ａ、３Ｂ マスク ４ スリット列 ４Ａ スリット列部 ４ＢＬ、４ＢＲ スリット列部 ５Ａ 溝列部 ５ＢＬ、５ＢＲ 溝列部 ６ 溝列 ７Ａ 窓 ７ＢＬ、７ＢＲ 窓 1 Semiconductor substrate 2 Surface 3 Mask 3A, 3B Mask 4 Slit row 4A Slit row part 4BL, 4BR Slit row part 5A Groove row part 5BL, 5BR Groove row part 6 Groove row 7A Window 7BL, 7BR Window
Claims (1)
を有するスリット列を形成しているマスクと拡散律速反
応によってエッチング処理を行うエッチャントとを用い
たエッチング処理によって、上記半導体基板の表面に、
上記マスクと同じ回折格子パタ―ンを有し且つ互に異な
る深さを有する複数の溝列部からなる溝列を形成する回
折格子パタ―ン溝列形成法において、 上記マスクが、上記スリット列の、上記溝列の複数の溝
列部にそれぞれ対応している複数のスリット列部のまわ
りにおいて、互に異なる被覆率を有していることを特徴
とする回折格子パタ―ン溝列形成法。1. A surface of a semiconductor substrate is etched by using a mask forming a slit array having a diffraction grating pattern and an etchant for etching by a diffusion-controlled reaction on the surface of the semiconductor substrate.
In a diffraction grating pattern groove array forming method for forming a groove array having a plurality of groove array portions having the same diffraction grating pattern as the mask and different depths from each other, the mask includes the slit array. A method for forming a diffraction grating pattern groove array, characterized in that the plurality of slit array portions respectively corresponding to the plurality of groove array portions of the groove array have different coverages from each other. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10357092A JPH05283393A (en) | 1992-03-30 | 1992-03-30 | Method of forming groove of diffraction grating pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10357092A JPH05283393A (en) | 1992-03-30 | 1992-03-30 | Method of forming groove of diffraction grating pattern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283393A true JPH05283393A (en) | 1993-10-29 |
Family
ID=14357463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10357092A Pending JPH05283393A (en) | 1992-03-30 | 1992-03-30 | Method of forming groove of diffraction grating pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283393A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0703605A3 (en) * | 1994-09-02 | 1998-03-11 | Mitsubishi Denki Kabushiki Kaisha | Method for etching semiconductor, method for fabricating semiconductor device, method for fabricating semiconductor laser, and semiconductor laser |
| JP2012209426A (en) * | 2011-03-30 | 2012-10-25 | Nippon Telegr & Teleph Corp <Ntt> | Method for manufacturing semiconductor device |
-
1992
- 1992-03-30 JP JP10357092A patent/JPH05283393A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0703605A3 (en) * | 1994-09-02 | 1998-03-11 | Mitsubishi Denki Kabushiki Kaisha | Method for etching semiconductor, method for fabricating semiconductor device, method for fabricating semiconductor laser, and semiconductor laser |
| US5872022A (en) * | 1994-09-02 | 1999-02-16 | Mitsubishi Denki Kabushiki Kaisha | Method for etching a semiconductor method for fabricating semiconductor device method for fabricating semiconductor laser and semiconductor laser |
| JP2012209426A (en) * | 2011-03-30 | 2012-10-25 | Nippon Telegr & Teleph Corp <Ntt> | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664028B2 (en) | Method of forming opening in wafer layer | |
| US6667237B1 (en) | Method and apparatus for patterning fine dimensions | |
| JP2010080942A (en) | Method of manufacturing semiconductor device | |
| US5879838A (en) | Contact mask having guard ring patterns for manufacturing a semiconductor device | |
| US8105757B2 (en) | Method of making a semiconductor device | |
| KR100944331B1 (en) | Exposure mask and method for manufacturing semiconductor device using the same | |
| DE19524846A1 (en) | Charge storage electrode mfr. method for dynamic random access memory | |
| US6680163B2 (en) | Method of forming opening in wafer layer | |
| JPH05283393A (en) | Method of forming groove of diffraction grating pattern | |
| KR101708606B1 (en) | Double patterning method of forming semiconductor active areas and isolation regions | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| JP2000098593A (en) | Production of stencil mask | |
| KR100695434B1 (en) | Method for forming micro pattern of semiconductor device | |
| JPH07106327A (en) | Semiconductor device and its manufacture | |
| JPS6211491B2 (en) | ||
| JPS62194628A (en) | Manufacture of semiconductor device | |
| JPS63258020A (en) | Formation of element isolation pattern | |
| KR100265989B1 (en) | Method of fabricating polysilicon pattern of semiconductor device | |
| JPH02189922A (en) | Manufacture of semiconductor device | |
| KR100252888B1 (en) | Method for fabricating semiconductor device | |
| KR0134109B1 (en) | Fabrication method of contact hole in semiconductor device | |
| KR20010056936A (en) | Method for forming fine contact hole in semiconductor device | |
| JPH11340193A (en) | Monitor pattern for critical dimension controller and method for using the same | |
| JPS61190939A (en) | Formation of pattern | |
| JPS61121473A (en) | Manufacture of semiconductor device |