JPS62194628A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS62194628A
JPS62194628A JP3778486A JP3778486A JPS62194628A JP S62194628 A JPS62194628 A JP S62194628A JP 3778486 A JP3778486 A JP 3778486A JP 3778486 A JP3778486 A JP 3778486A JP S62194628 A JPS62194628 A JP S62194628A
Authority
JP
Japan
Prior art keywords
photo resist
resist pattern
film
pattern
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3778486A
Other languages
Japanese (ja)
Inventor
Shinji Kimura
真二 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3778486A priority Critical patent/JPS62194628A/en
Publication of JPS62194628A publication Critical patent/JPS62194628A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To reduce the influence of loading effect on the occasion of a dry- etching, by forming a dummy photo resist pattern on a part where a spacing between photo resist patterns is relatively wide, and performing the dry-etching of a film to be etched applying the photo resist pattern and the dummy photo resist pattern as a mask. CONSTITUTION:A dummy photo resist pattern 4b is formed on a part where a spacing between photo resist patterns on a film to be etched is relatively wide. In the case where a dry-etching of the exposed part of an aluminum film 30 is selectively performed applying a photo resist pattern 4a and the dummy photo resist pattern 4b as a mask, the density of a pattern containing the photo resist pattern 4a and the dummy photo resist pattern 4b is made uniform, and so the plasma condition becomes uniform for the photo resist pattern 4a and the dummy photo resist pattern 4b. Thus the influence of loading effect is reduced, so that an aluminum wiring patterns 30a, 30b which have dimensional accuracy and contains no undercut can be formed on a base insulating film 2.

Description

【発明の詳細な説明】 〔産業上の利用分野] この発明は半導体装置の製造方法に関し、特に被エツチ
ング膜のドライエツチングの際のO−ディング効果の影
響を小さくして微細パターンを形成する方法に関するも
のである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method of manufacturing a semiconductor device, and in particular, a method of forming a fine pattern by reducing the influence of the O-ding effect during dry etching of a film to be etched. It is related to.

[従来の技術] 第3図は、従来の、アルミニウム配線パターン形成用の
7オトレジストパターンを形成した後のウェハの平面図
である。図において、アルミニウム膜30上に帯状のフ
ォトレジストパターン4aがランダムに形成されており
、アルミニウム1130に対するフォトレジストパター
ン4aのパターン密度に差が生じている。
[Prior Art] FIG. 3 is a plan view of a wafer after forming seven conventional photoresist patterns for forming an aluminum wiring pattern. In the figure, strip-shaped photoresist patterns 4a are randomly formed on an aluminum film 30, and there is a difference in the pattern density of the photoresist patterns 4a with respect to aluminum 1130.

第4図は、上記アルミニウム膜をドライエツチングした
後のウェハの断面図である。図において。
FIG. 4 is a cross-sectional view of the wafer after dry etching the aluminum film. In fig.

基板1上に下地絶縁11JI2が形成されており、この
下地絶縁llI2上にアルミニウム配線パターン30a
、31aが形成されている。このアルミニウム配線パタ
ーン30a、31aは、下地絶縁摸2上にアルミニウム
膜30形成後、アルミニウム膜30上に7オトレジスト
パターン4aを形成し、このフォトレジストパターン4
aをマスクとしてアルミニウム11130の露出した部
分を選択的にドライエツチングすることによって形成さ
れる。
A base insulation 11JI2 is formed on the substrate 1, and an aluminum wiring pattern 30a is formed on this base insulation llI2.
, 31a are formed. The aluminum wiring patterns 30a and 31a are formed by forming an aluminum film 30 on the base insulating pattern 2, and then forming 7 photoresist patterns 4a on the aluminum film 30.
It is formed by selectively dry etching the exposed portion of the aluminum 11130 using a as a mask.

[発明が解決しようとする問題点] 従来のアルミニウム配線パターンは以上のような方法で
形成されるが、配ma計からフォトレジストパターン4
aがランダムに形成された場合、フォトレジストパター
ン4aのパターン密度差によるドライエツチングの際の
ローディング効果により、アルミニウム配線パターンの
一部に、たとえばアルミニウム配線パターン31aにア
ンダーカット5が生じ、かつこのアンダーカットの量が
アルミニウム配線パターン間で異なり、精密な寸法制御
をして微細なアルミニウム配線パターンを形成すること
が困難になるという問題点があった。
[Problems to be Solved by the Invention] Conventional aluminum wiring patterns are formed by the method described above.
If a is formed randomly, an undercut 5 will occur in a part of the aluminum wiring pattern, for example, the aluminum wiring pattern 31a, due to the loading effect during dry etching due to the difference in pattern density of the photoresist pattern 4a, and this undercut will occur in a part of the aluminum wiring pattern 31a. There is a problem in that the amount of cutting differs between aluminum wiring patterns, making it difficult to form fine aluminum wiring patterns with precise dimensional control.

この発明は上記のような問題点を解消するためになされ
たもので、被エツチング膜のドライエツチングの際のロ
ーディング効果の影響を少なくして、精密に寸法制御が
できる被エツチング膜の微細パターン形成方法を得るこ
とを目的とする。
This invention was made in order to solve the above-mentioned problems, and it is a method for forming fine patterns on a film to be etched, which reduces the influence of the loading effect during dry etching of the film to be etched, and allows precise dimensional control. The purpose is to obtain a method.

[問題点を解決するための手段] この発明に係る半導体装置の製造方法は、被エツチング
膜上に形成されたフォトレジストパターンをマスクとし
てドライエツチングすることによって所望のパターンを
形成する半導体装置の製造方法において、ドライエツチ
ングに先立ち、フォトレジストパターン間の間隔が相対
的に広い部分にダミーフォトレジストパターンを形成し
、フォトレジストパターンおよびダミーフォトレジスト
パターンをマスクとしてドライエツチングする方法であ
る。
[Means for Solving the Problems] A method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device in which a desired pattern is formed by dry etching using a photoresist pattern formed on a film to be etched as a mask. In this method, prior to dry etching, a dummy photoresist pattern is formed in a portion where the spacing between photoresist patterns is relatively wide, and dry etching is performed using the photoresist pattern and the dummy photoresist pattern as a mask.

[作用] この発明においては、被エツチング膜上のフォトレジス
トパターン間の間隔が相対的に広い部分にダミーフォト
レジストパターンを形成するので。
[Operation] In the present invention, dummy photoresist patterns are formed in areas where the spacing between photoresist patterns on the film to be etched is relatively wide.

被エツチング膜に対するフォトレジストパターンおよび
ダミーフォトレジストパターンを含めたパターン密度が
均等化され、被エツチング膜のドライエツチングの際の
ローディング効果の影響が小さくなる。
The pattern density including the photoresist pattern and dummy photoresist pattern on the film to be etched is equalized, and the influence of the loading effect during dry etching of the film to be etched is reduced.

[実施例] 以下、この発明の実施例を図について説明する。[Example] Embodiments of the present invention will be described below with reference to the drawings.

なお、この実施1列の説明において、従来の技術の説明
とm*、する部分については)iI官その説明を省略す
る。
In addition, in the description of this first embodiment, the description of the parts that are related to the description of the prior art will be omitted.

第1図は、この発明の実施例に係る、アルミニウム配線
パターン形成用の7オトレジストパターンおよびダミー
フォトレジストパターンを形成した後のウェハの平面図
である。この実施例に係る構成が第3図の構成と異なる
点は以下の点である。
FIG. 1 is a plan view of a wafer after forming seven photoresist patterns and a dummy photoresist pattern for forming an aluminum wiring pattern according to an embodiment of the present invention. The configuration according to this embodiment differs from the configuration shown in FIG. 3 in the following points.

すなわち、アルミニウムBI30上の7オトレジストパ
タ一ン48間の間隔が相対的に広い部分に帯状のダミー
フォトレジストパターン4bが形成されており、フォト
レジストパターン4a、ダミーフォトレジストパターン
4hの隣接するパターン間の間隔がほぼ等しくなってい
る。このため、アルミニウムlll30に対するフォト
レジスト・パターン4a、ダミーフォトレジストパター
ン4bを含めたパターン密度!度が第3図の構成に比べ
て均等化されている。
That is, a band-shaped dummy photoresist pattern 4b is formed in a portion where the interval between the seven photoresist patterns 48 on the aluminum BI 30 is relatively wide, and the adjacent patterns of the photoresist pattern 4a and the dummy photoresist pattern 4h are The spacing between them is almost equal. For this reason, the pattern density including the photoresist pattern 4a and dummy photoresist pattern 4b for the aluminum 1130! The degrees are equalized compared to the configuration shown in FIG.

第2図は、この発明の実施例に係る、上記アルミニウム
膜をドライエツチングした棲のウェハの断面図である。
FIG. 2 is a sectional view of a substrate wafer on which the aluminum film is dry etched, according to an embodiment of the present invention.

図において、フォトレジストパターン4a、ダミーフォ
トレジストパターン4bをマスクとしてアルミニウムf
f1130の露出した部分を選択的にドライエツチング
した場合、フォトレジストパターン4a、ダミーフォト
レジストパターン4bを含めたパターン密度が均等化さ
れているので、フォトレジストパターン4a、ダミーフ
ォトレジストパターン4bに対するプラズマ状態が均一
となりローディング効果の影響が小さくなる。このため
、下地絶alll!2上に寸法精度良くアンダーカット
のないアルミニウム配線パターン30a 、30bを形
成することができる。また、このときたとえアルミニウ
ム配線パターン30a。
In the figure, an aluminum f is shown using a photoresist pattern 4a and a dummy photoresist pattern 4b as masks.
When selectively dry etching the exposed portion of f1130, the pattern density including the photoresist pattern 4a and the dummy photoresist pattern 4b is equalized, so the plasma state for the photoresist pattern 4a and the dummy photoresist pattern 4b is becomes uniform, and the influence of loading effect becomes smaller. For this reason, all the base materials! Aluminum wiring patterns 30a and 30b without undercuts can be formed on 2 with good dimensional accuracy. Moreover, at this time, even if the aluminum wiring pattern 30a.

30bにアンダーカットが生じても、アルミニウム配線
パターン30a 、30b間でのアンダーカット最の着
を高精度で小さく抑えることができる。
Even if an undercut occurs in the aluminum wiring pattern 30b, the undercut between the aluminum wiring patterns 30a and 30b can be kept small with high precision.

なお、上記実施例では、アルミニウム配線パターンを形
成する場合について説明したが、この発明はシリコン酸
化膜などの他の膜の微細パターン形成にも適用でき、こ
れらの場合にも上記実施例と同様の効果を奏する。
Although the above embodiment describes the case of forming an aluminum wiring pattern, the present invention can also be applied to the formation of fine patterns on other films such as silicon oxide films, and the same method as in the above embodiment can be applied to these cases as well. be effective.

[発明の効果] 以上のようにこの発明によれば、フォトレジストパター
ン間の間隔が相対的に広い部分にダミーフォトレジスト
パターンを形成し、フォトレジストパターンおよびダミ
ーフォトレジストパターンをマスクとして被エツチング
膜をドライエツチングするようにしたので、被エツチン
グ膜のドライエツチングの際のローディング効果の影響
を小さくすることができる。このため、精密に寸法制御
ができる被エツチング膜の微細パターン形成方法を得る
ことができる。
[Effects of the Invention] As described above, according to the present invention, a dummy photoresist pattern is formed in a portion where the distance between the photoresist patterns is relatively wide, and a film to be etched is etched using the photoresist pattern and the dummy photoresist pattern as a mask. Since the film is dry etched, the influence of the loading effect during dry etching of the film to be etched can be reduced. Therefore, it is possible to obtain a method for forming a fine pattern on a film to be etched, which allows precise dimensional control.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の実施例に係る、アルミニウム配線
パターン形成用のフォトレジストパターンおよびダミー
フォトレジストパターンを形成した後のウェハの平面図
である。 第2図は、この発明の実施例に係る、アルミニウム膜を
ドライエツチングした侵のウェハの断面図である。 第3図は、従来の、アルミニウム配線パターン形成用の
7Aトレジス1−パターンを形成した後のウェハの平面
図である。 第4図は、従来の、アルミニウム膜をドライエツチング
した後のウェハの断面図である。 図において、1は基板、2は下地絶npA、30はアル
ミニウム膜、4aはフォトレジスト・パターン、4bは
ダミーフォトレジストパターン、30a、30b、31
aはアルミニウム配線パターン、5はアンダーカットで
ある。 なお、各図中同一符号は同一または相当部分を示す。 代理人   大  岩  増  雄 第1図 弔2図 把j図 j:アンダーク−、)
FIG. 1 is a plan view of a wafer after forming a photoresist pattern for forming an aluminum wiring pattern and a dummy photoresist pattern according to an embodiment of the present invention. FIG. 2 is a cross-sectional view of a wafer having an aluminum film dry-etched according to an embodiment of the present invention. FIG. 3 is a plan view of a wafer after forming a conventional 7A tres 1 pattern for forming an aluminum wiring pattern. FIG. 4 is a cross-sectional view of a wafer after conventional dry etching of an aluminum film. In the figure, 1 is a substrate, 2 is an NPA base, 30 is an aluminum film, 4a is a photoresist pattern, 4b is a dummy photoresist pattern, 30a, 30b, 31
A is an aluminum wiring pattern, and 5 is an undercut. Note that the same reference numerals in each figure indicate the same or corresponding parts. Agent: Masuo Oiwa (Figure 1, Funeral Figure 2, Figure J: Underk, )

Claims (3)

【特許請求の範囲】[Claims] (1)被エッチング膜上に形成されたフォトレジストパ
ターンをマスクとしてドライエッチングすることによつ
て所望のパターンを形成する半導体装置の製造方法にお
いて、 ドライエッチングに先立ち、前記フォトレジストパター
ン間の間隔が相対的に広い部分にダミーフォトレジスト
パターンを形成することを特徴とする半導体装置の製造
方法。
(1) In a method for manufacturing a semiconductor device in which a desired pattern is formed by dry etching using a photoresist pattern formed on a film to be etched as a mask, the distance between the photoresist patterns is adjusted prior to dry etching. A method for manufacturing a semiconductor device, comprising forming a dummy photoresist pattern in a relatively wide area.
(2)前記被エッチング膜はアルミニウム膜である特許
請求の範囲第1項記載の半導体装置の製造方法。
(2) The method for manufacturing a semiconductor device according to claim 1, wherein the film to be etched is an aluminum film.
(3)前記被エッチング膜はシリコン酸化膜である特許
請求の範囲第1項記載の半導体装置の製造方法。
(3) The method of manufacturing a semiconductor device according to claim 1, wherein the film to be etched is a silicon oxide film.
JP3778486A 1986-02-20 1986-02-20 Manufacture of semiconductor device Pending JPS62194628A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3778486A JPS62194628A (en) 1986-02-20 1986-02-20 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3778486A JPS62194628A (en) 1986-02-20 1986-02-20 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS62194628A true JPS62194628A (en) 1987-08-27

Family

ID=12507115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3778486A Pending JPS62194628A (en) 1986-02-20 1986-02-20 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS62194628A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193148A (en) * 1987-10-05 1989-04-12 Nec Corp Manufacture of semiconductor device
US5289422A (en) * 1990-11-01 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having dummy wiring pattern therein and manufacturing method thereof
EP0746025A2 (en) * 1995-05-31 1996-12-04 Siemens Aktiengesellschaft Improved fuse link structures through the addition of dummy structures
US8482498B2 (en) 2008-11-07 2013-07-09 Au Optronics Corp. Liquid crystal display panel

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193148A (en) * 1987-10-05 1989-04-12 Nec Corp Manufacture of semiconductor device
US5289422A (en) * 1990-11-01 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having dummy wiring pattern therein and manufacturing method thereof
EP0746025A2 (en) * 1995-05-31 1996-12-04 Siemens Aktiengesellschaft Improved fuse link structures through the addition of dummy structures
EP0746025A3 (en) * 1995-05-31 1998-06-03 Siemens Aktiengesellschaft Improved fuse link structures through the addition of dummy structures
US8482498B2 (en) 2008-11-07 2013-07-09 Au Optronics Corp. Liquid crystal display panel

Similar Documents

Publication Publication Date Title
JPS62194628A (en) Manufacture of semiconductor device
JPS6211068B2 (en)
JPH0795543B2 (en) Etching method
JPH0458167B2 (en)
JP2000098593A (en) Production of stencil mask
JPS63258020A (en) Formation of element isolation pattern
JPH0548928B2 (en)
JPH02189922A (en) Manufacture of semiconductor device
JPH01189923A (en) Manufacture of semiconductor device
JPH0282527A (en) Manufacture of semiconductor device
JP2811724B2 (en) Etching method
JPH03108359A (en) Wiring structure and formation method therefor
JPS62137831A (en) Manufacture of semiconductor device
JPH02226724A (en) Manufacture of integrated circuit device
JPH01243426A (en) Etching method for resist film
JPH05283378A (en) Manufacture of semiconductor device
JPH07101683B2 (en) Method for forming pattern of semiconductor device
JPS6189633A (en) Manufacture of semiconductor device
JPH0564850B2 (en)
KR19980019856A (en) Pattern Forming Method in Manufacturing Semiconductor Devices
JPS63181449A (en) Semiconductor device
JPH02231722A (en) Wiring pattern forming method
JPS63110654A (en) Etching method
JPH04348034A (en) Wiring pattern forming method
JPH01135018A (en) Manufacture of semiconductor device