JPS61190640A - Access system of picture memory - Google Patents
Access system of picture memoryInfo
- Publication number
- JPS61190640A JPS61190640A JP60031889A JP3188985A JPS61190640A JP S61190640 A JPS61190640 A JP S61190640A JP 60031889 A JP60031889 A JP 60031889A JP 3188985 A JP3188985 A JP 3188985A JP S61190640 A JPS61190640 A JP S61190640A
- Authority
- JP
- Japan
- Prior art keywords
- access
- data
- buffer
- image memory
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像メモリのアクセス方式に関し、特に画像
メモリを中央処理装置とディスプレイ制御装置にて共用
してアクセスする際の画像メモリのアクセス方式に関す
るものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an image memory access method, and in particular to an image memory access method when the image memory is shared and accessed by a central processing unit and a display control device. It is related to.
中央処理装置を利用して画像処理を行うことが多方面に
て行われている。この画像処理は中央処理装置システム
にある画像データを直並列変換回路に所要単位ずつ格納
し、この格納された画像データをビデオ信号として、出
力装置、例えばCRTディスプレイ装置に画像表示する
ものである。また画像メモリは書き替える際、一般に中
央処理装置によって行われるので、画像制御装置と共用
してアクセスされることとなる。BACKGROUND ART Image processing using a central processing unit is being performed in many fields. This image processing involves storing image data in a central processing unit system in a serial-to-parallel conversion circuit in required units, and displaying the stored image data as a video signal on an output device, such as a CRT display device. Furthermore, when image memory is rewritten, it is generally performed by the central processing unit, so it is accessed in common with the image control device.
従って、中央処理装置の効率を妨げることのなく、画像
処理を高速にて行える画像メモリのアクセス方式が要望
されている。Therefore, there is a need for an image memory access method that allows image processing to be performed at high speed without interfering with the efficiency of the central processing unit.
従来、画像メモリを中央処理装置と画像制御装置とで共
用して、バス競合を解決する手段として、2方法が採用
されている。Conventionally, two methods have been adopted as means for resolving bus contention by sharing an image memory between a central processing unit and an image control apparatus.
即ち、画像制御装置が、画像メモリをアクセスしていな
い時に、中央処理装置が画像メモリをアクセスする方法
と、基本クロックの異なる周期間にて、両者がそれぞれ
画像メモリ、即ちバスを獲得する方法とである。That is, a method in which the central processing unit accesses the image memory when the image control device is not accessing the image memory, and a method in which both parties acquire the image memory, that is, the bus, respectively, during different periods of the basic clock. It is.
中央処理装置2画像制御装置は、アクセスの優先順位が
なく、無駄なタイミングにてアクセスをすると云う不都
合を生じる。The central processing unit 2 image control device has no priority order of access, resulting in the inconvenience of accessing at unnecessary timing.
上記従来の方法は、中央処理装置9画像制御装置にアク
セスの優先順位がなく、無駄なタイミングにてアクセス
をすると云う不都合を生じる。The conventional method described above has the disadvantage that the central processing unit 9 and the image control device have no priority order of access, and access is made at unnecessary timing.
本発明は画像メモリのアクセスが優先順位に従って行わ
れ、画像処理が効率よく高速に行える画像メモリのアク
セス方式を提案するものである。The present invention proposes an image memory access method in which image memory is accessed according to priority order and image processing can be performed efficiently and at high speed.
本発明は、画像メモリのアクセスが優先順位に従って行
える画像メモリのアクセス方式を提案するもので、その
手段は、中央処理装置と画像制御装置とで画像メモリを
共用するシステムにおいて、画像メモリに出力装置用の
バッファを付設すると共に、バッファのデータ量に複数
段の基準値を備え、基準値によって優先順位を決める画
像メモリのアクセス方式によってなされる。The present invention proposes an image memory access method in which the image memory can be accessed according to the priority order. This is achieved by an image memory access method in which a buffer is provided for the image data, and a plurality of reference values are provided for the amount of data in the buffer, and priorities are determined based on the reference values.
上記画像メモリのアクセス方式は、バッファのデータ量
の基準値によってアクセスする装置の優先度を決定する
ので、アクセスに無駄がなく、中央処理装置の画像処理
が高速に行われ、効率のよいものとなる。The image memory access method described above determines the priority of the accessing device based on the reference value of the amount of data in the buffer, so there is no wasted access, and image processing by the central processing unit is performed at high speed and is efficient. Become.
以下、図面を参照して本発明の実施例を詳細に説明する
。Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図は本発明の一実施例の要部ブロック図である。画
像メモリ装置lは、画像メモリ 1−1とアクセス制御
装置1−2とバッファ1−3とで構成されている。画像
メモリ1−1は、中央処理装置2とCRT制御装置3に
よって共用される。アクセス制御装置1−2は、中央処
理装置2とCRT制御装置3に対して、画像メモリ1−
1のアクセス許可信号を出力する。このアクセス許可信
号によって、中央処理装置2はアドレスを出力して、画
像メモリ1−1の該当するアドレスのデータの処理(書
込み/読取り)を行う。FIG. 1 is a block diagram of essential parts of an embodiment of the present invention. The image memory device 1 is composed of an image memory 1-1, an access control device 1-2, and a buffer 1-3. The image memory 1-1 is shared by the central processing unit 2 and the CRT control unit 3. The access control device 1-2 provides an image memory 1-2 for the central processing unit 2 and the CRT control device 3.
1 access permission signal is output. In response to this access permission signal, the central processing unit 2 outputs an address and processes (writes/reads) data at the corresponding address in the image memory 1-1.
一方CRT制御装置3は、許可信号によって、同様にア
ドレスを出力し、画像メモリ1−1の該当するアドレス
のデータをCRT制御装置3は一般に読み取らないため
バッファ1−3に格納する。バッファ1−3のデータは
、ビディオ信号化されて、CRTディスプレイ装置にて
画像として表示される。On the other hand, the CRT control device 3 similarly outputs an address in response to the permission signal, and stores the data at the corresponding address in the image memory 1-1 in the buffer 1-3 since the CRT control device 3 generally does not read it. The data in buffers 1-3 is converted into a video signal and displayed as an image on a CRT display device.
アクセス制御装置1−2は、常時バッファ1−3中のデ
ータ量を監視している。このデータ量が所要値nバイト
以下になると、アクセス制御装置1−2は、CRTII
御装置3に対してアクセス許可信号を送出する。従って
、バッファ1−3は、データがnバイト以下になると、
画像メモリ1−1からデータの転送をうけることとなる
。The access control device 1-2 constantly monitors the amount of data in the buffer 1-3. When this amount of data becomes less than the required value n bytes, the access control device 1-2
An access permission signal is sent to the control device 3. Therefore, when the data in buffers 1-3 becomes n bytes or less,
Data will be transferred from the image memory 1-1.
若し、バッファ1−3のデータ量がnバイトより多い場
合には、アクセス制御装置1−2は、中央処理装置2に
対してアクセス許可信号を送出し、中央処理装置のアク
セスのみを行う。If the amount of data in the buffer 1-3 is greater than n bytes, the access control device 1-2 sends an access permission signal to the central processing unit 2, and only accesses the central processing unit.
勿論上記したnバイトは任意に設定可能であることは云
うまでもない。Of course, it goes without saying that the above n bytes can be set arbitrarily.
画像表示に必要なデータ量によって、画像メモリをアク
セスする装置の優先順位を決定することとなる。The priority order of devices that access the image memory is determined by the amount of data required for image display.
以上説明したように本発明によれば、出力用のバッファ
のデータ量によってアクセスの優先順位が決定され、ア
クセスに無駄がなく効率が良い画像処理が行えると共に
、画像処理の速度を向上する上で利点の多いものとなる
。As explained above, according to the present invention, the priority of access is determined depending on the amount of data in the output buffer, and efficient image processing can be performed without wasting access, and the speed of image processing can be improved. It has many advantages.
第1図は本発明の一実施例の要部ブロック図である。
図において、■は画像メモリ装置、2は中央処理装置、
3はCRT制御装置、1−1は画像メモリ、1−2はア
クセス制御装置、1−3はバッファをそれぞれ示す。FIG. 1 is a block diagram of essential parts of an embodiment of the present invention. In the figure, ■ is an image memory device, 2 is a central processing unit,
Reference numeral 3 indicates a CRT control device, 1-1 an image memory, 1-2 an access control device, and 1-3 a buffer.
Claims (1)
セス制御部とからなる画像メモリ装置を中央処理装置と
画像制御装置とで共用するシステムにおいて、前記画像
メモリに出力装置用のバッファを付設すると共に、該バ
ッファのデータ量に基準値を備え、前記バッファに格納
されたデータが前記基準値以上になりたる際に、アクセ
ス優先権を決定することを特徴とする画像メモリのアク
セス方式。In a system in which an image memory device consisting of an image memory and an access control unit that controls access to the image memory is shared by a central processing unit and an image control device, a buffer for an output device is attached to the image memory, and a buffer for an output device is attached to the image memory. An image memory access method characterized in that a reference value is provided for the amount of data in a buffer, and access priority is determined when the data stored in the buffer exceeds the reference value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60031889A JPS61190640A (en) | 1985-02-19 | 1985-02-19 | Access system of picture memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60031889A JPS61190640A (en) | 1985-02-19 | 1985-02-19 | Access system of picture memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61190640A true JPS61190640A (en) | 1986-08-25 |
Family
ID=12343596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60031889A Pending JPS61190640A (en) | 1985-02-19 | 1985-02-19 | Access system of picture memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61190640A (en) |
-
1985
- 1985-02-19 JP JP60031889A patent/JPS61190640A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3515142B2 (en) | Data transfer control device | |
US5319388A (en) | VGA controlled having frame buffer memory arbitration and method therefor | |
JPH03188546A (en) | Bus interface control system | |
JPS61190640A (en) | Access system of picture memory | |
JPH04323755A (en) | Dma device | |
JPS58116585A (en) | Display indication control system | |
JP2581715B2 (en) | Direct memory access controller | |
JPS6213689B2 (en) | ||
JP4553998B2 (en) | Bus control device | |
JP3094346B2 (en) | Image memory device | |
JPH0736806A (en) | Dma system | |
JPH06111568A (en) | Image memory device | |
JPH0644179A (en) | Data transfer controller | |
JP2624155B2 (en) | Display memory write data control circuit | |
JPH0243194B2 (en) | ||
JPH08202648A (en) | Direct memory access transfer system and method | |
JPH0237452A (en) | Data transfer system for signal processing device | |
US20050140799A1 (en) | Memory access control unit and network camera apparatus | |
JPS6383854A (en) | Data transfer circuit | |
JPH07114511A (en) | Inter-memory data transfer device and its data transfer method | |
JPS63671A (en) | Image processor | |
JPH0261745A (en) | Read transfer control system for dmac | |
JPS63231669A (en) | Transmission system for data | |
JPH02278362A (en) | Data transfer control system | |
JPH02214960A (en) | Input/output system |