JPS61188940A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61188940A JPS61188940A JP60028232A JP2823285A JPS61188940A JP S61188940 A JPS61188940 A JP S61188940A JP 60028232 A JP60028232 A JP 60028232A JP 2823285 A JP2823285 A JP 2823285A JP S61188940 A JPS61188940 A JP S61188940A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pins
- pads
- chip
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に係り、特に接続用パ
ットへのバンプの形成方法に関する。
ットへのバンプの形成方法に関する。
〔発明の技術的背景およびその問題点〕印刷回路基板上
にグイボンディングされた半導体ペレットと、回路基板
間の接続や、リードフレームにダイボンディングされた
半導体ペレットとリードフレーム間の接続をワイヤボン
ディングす。
にグイボンディングされた半導体ペレットと、回路基板
間の接続や、リードフレームにダイボンディングされた
半導体ペレットとリードフレーム間の接続をワイヤボン
ディングす。
ることが実用されている。このワイヤボンディングは日
進月歩で進歩しているが、チッグダイホンダと比較する
と、多ピン化して接続点数が多くなっていることから高
速性が要望されている。この高速性に対処したワイヤレ
スボンディングの開発が重要となりでいる。このワイヤ
レスボンディングにおいては、フェースダウンボンディ
ングやフェースアッグボンディングが注目されているが
、パット上會ζ設けるバンプの形成方法が一つの鍵とな
っている。このバンプの形成方法には従来蒸着法、メッ
キ法、金属ポール法、固形金属の接合法。
進月歩で進歩しているが、チッグダイホンダと比較する
と、多ピン化して接続点数が多くなっていることから高
速性が要望されている。この高速性に対処したワイヤレ
スボンディングの開発が重要となりでいる。このワイヤ
レスボンディングにおいては、フェースダウンボンディ
ングやフェースアッグボンディングが注目されているが
、パット上會ζ設けるバンプの形成方法が一つの鍵とな
っている。このバンプの形成方法には従来蒸着法、メッ
キ法、金属ポール法、固形金属の接合法。
はんだペースト滴下法などがめる。
しかしながら、上記蒸着法は蒸着工程、マスキング工程
、エツチング工程などを経るが、夫々に高価な設備を必
要とするため、実装面で従来のボンディング、装置と比
較し゛Ｃ製造コストが著るしく高価になる。
、エツチング工程などを経るが、夫々に高価な設備を必
要とするため、実装面で従来のボンディング、装置と比
較し゛Ｃ製造コストが著るしく高価になる。
さらに、メッキ法は、蒸着工程、マスキング工程、メッ
キ工程、エツチング工程を経るので、上記蒸着法と同様
な問題点がるる。さらにまた、金属ポール法は、金属ポ
ールの製造で径をそろえて製造することが困難であり、
また金属ポールの把持供給機構の関係で、１００μｍ以
下の微細パターンへの適用が困難でめる。
キ工程、エツチング工程を経るので、上記蒸着法と同様
な問題点がるる。さらにまた、金属ポール法は、金属ポ
ールの製造で径をそろえて製造することが困難であり、
また金属ポールの把持供給機構の関係で、１００μｍ以
下の微細パターンへの適用が困難でめる。
さらにまた、固形金属の接合法は、半導体ベレットのパ
ットに用いられるアルミニウムの電極と接合しやすい金
属として金を用いるので、大きさを均一に揃えて製造す
る方法と合せると比較的高価である。
ットに用いられるアルミニウムの電極と接合しやすい金
属として金を用いるので、大きさを均一に揃えて製造す
る方法と合せると比較的高価である。
さらにまた、はんだペースト滴下法は、供給されるペー
スト量の不均一や、供給量を微細パターンに合せ゛Ｃ微
量にコントロールすることが難しく、供給ノズルの目す
まりなどアプリケータの性能に左右され゛Ｃ，１００μ
ｍ以下の微細パターンへの適用は困難である。
スト量の不均一や、供給量を微細パターンに合せ゛Ｃ微
量にコントロールすることが難しく、供給ノズルの目す
まりなどアプリケータの性能に左右され゛Ｃ，１００μ
ｍ以下の微細パターンへの適用は困難である。
上記いずれの従来方法も材料使用の効率が悪く、また処
理に多量の水を使用したり、廃棄物の処理が高価である
という欠点がある。
理に多量の水を使用したり、廃棄物の処理が高価である
という欠点がある。
この発明は上記点に対処してなされたもので、材料使用
の効率も改善され、廃棄物の発生がなく、安価でパンダ
を形成し得る半導体装置の製造方法を提供するものであ
る。
の効率も改善され、廃棄物の発生がなく、安価でパンダ
を形成し得る半導体装置の製造方法を提供するものであ
る。
すなわち、この発明は、半導体ベレット又は回路基板の
接続用パット部にバンプを形成するに際し、はんだ液を
はんだ供給ピン先端に付着させる工程と、この工程で先
端に付着したはんだを上記パットに付着させる工程とを
設けた半導体装置の製造方法を得るものである。
接続用パット部にバンプを形成するに際し、はんだ液を
はんだ供給ピン先端に付着させる工程と、この工程で先
端に付着したはんだを上記パットに付着させる工程とを
設けた半導体装置の製造方法を得るものである。
次に本発明方法を半導体ベレットの接続用パット上にバ
ンプを形成する方法に適用した実施例を図面を参照して
説明する。
ンプを形成する方法に適用した実施例を図面を参照して
説明する。
はんだ供給ビ／例えば溶融はんだに反応しない金属タン
グステン、ステンレスなどからなる先端針状のピン（１
）を用いる。ピン（１）の先端はパットの大きさに応じ
適宜することができる。このようなピン（１）はバンプ
を形成するための例えば半導体チップ（２）の各パット
（３）位置に対応ピッチで保持枠（４）に固定配役さｎ
る。この保持枠（４）は例えば有底筒状保持枠で、この
保持枠（４）内底部（５）に上記配置でピン（１）が固
定される。上記保持枠（４）は上下左右移動させる如く
アーム（６）が底部（５）の外ａ（７）に設けられ、は
んだ供給体が構成される。このはんだ供給体は、上記パ
ット（３）とはんだ浴の槽（図示せずンに侵浸さｎ１ピ
ン（１）の先端にはんだが付着する。このはんだは、上
記パット（３）が厳近のＬ８Ｉでは人！電極が多いので
人１はんだ例えば９０％Ｚｎ−人Ｊ、 Ｃｕはんだと
用いる。このはんだは、先端に付着するＯで、上記槽内
に極く浅く設けらすることが重要である。
グステン、ステンレスなどからなる先端針状のピン（１
）を用いる。ピン（１）の先端はパットの大きさに応じ
適宜することができる。このようなピン（１）はバンプ
を形成するための例えば半導体チップ（２）の各パット
（３）位置に対応ピッチで保持枠（４）に固定配役さｎ
る。この保持枠（４）は例えば有底筒状保持枠で、この
保持枠（４）内底部（５）に上記配置でピン（１）が固
定される。上記保持枠（４）は上下左右移動させる如く
アーム（６）が底部（５）の外ａ（７）に設けられ、は
んだ供給体が構成される。このはんだ供給体は、上記パ
ット（３）とはんだ浴の槽（図示せずンに侵浸さｎ１ピ
ン（１）の先端にはんだが付着する。このはんだは、上
記パット（３）が厳近のＬ８Ｉでは人！電極が多いので
人１はんだ例えば９０％Ｚｎ−人Ｊ、 Ｃｕはんだと
用いる。このはんだは、先端に付着するＯで、上記槽内
に極く浅く設けらすることが重要である。
ピン（１）の先端は針状になっているので、ピン（１）
の先端に表面張力で球状に付着される。
の先端に表面張力で球状に付着される。
このようにピン（１）の先端にはんだ球が付着した状態
ではんだ供給体を半導体チップ例えばＬ８Ｉチップ（２
）のパンク上に位置決めされ°Ｃ接触されるように、は
んだ供給体とＩ’３Ｉテッグ（２）とを相対的に移動さ
せ°Ｃ接触させる。例えば、ＬＳＩチップ（２）上に、
はんだ供給体を上方から落下させる。この位置決めは半
導体チップ（２）ｔ−位置決めしたのち、半導体チップ
（２）の位置決め位置半導体チップのエツジ部をＩＴＶ
カメラ（図示せず）で撮像して位置決めすることにより
、各ピン（１）がＬ８Ｉチッグ（１）の各パット（３）
上に正しく接触する。
ではんだ供給体を半導体チップ例えばＬ８Ｉチップ（２
）のパンク上に位置決めされ°Ｃ接触されるように、は
んだ供給体とＩ’３Ｉテッグ（２）とを相対的に移動さ
せ°Ｃ接触させる。例えば、ＬＳＩチップ（２）上に、
はんだ供給体を上方から落下させる。この位置決めは半
導体チップ（２）ｔ−位置決めしたのち、半導体チップ
（２）の位置決め位置半導体チップのエツジ部をＩＴＶ
カメラ（図示せず）で撮像して位置決めすることにより
、各ピン（１）がＬ８Ｉチッグ（１）の各パット（３）
上に正しく接触する。
この時の雰囲気は、はんだの溶融温度に設定された高温
雰囲気でピン（Ｌ）とパット（３）とを接触させる。
雰囲気でピン（Ｌ）とパット（３）とを接触させる。
この時、さらに非酸化性恒温雰囲気例えば不活性ガスの
４５０℃の雰囲気であると、ピン（１）の先端にはん
だ球が付着した状態で表面に酸化膜ができるの全防止で
き、パット（３）とはんだの良好な接着が得られる。こ
のようにしてパット（３）の表面上に球状のはんだ（８
）が付着される。即ち、溶融し°Ｃいるアルミニウムは
んだがパット（３）上に滴下される。
４５０℃の雰囲気であると、ピン（１）の先端にはん
だ球が付着した状態で表面に酸化膜ができるの全防止で
き、パット（３）とはんだの良好な接着が得られる。こ
のようにしてパット（３）の表面上に球状のはんだ（８
）が付着される。即ち、溶融し°Ｃいるアルミニウムは
んだがパット（３）上に滴下される。
この付着工程ではピンｆ１）の先端をパット（３）の表
面に接触させなくても、ピン（１）の先端に球状溶融は
んだがぶらさがった状態になるので、このはんだ球の下
面部がパット（３）の表面に接触する状態になるように
してもよい。
面に接触させなくても、ピン（１）の先端に球状溶融は
んだがぶらさがった状態になるので、このはんだ球の下
面部がパット（３）の表面に接触する状態になるように
してもよい。
このはんだ付着工程後、高温雰囲気からＬＳＩチップ（
２）を隔離することにより、凝固反応が起り、半球状の
はんだ（８）が第１図（Ｂ）のように形成さｎる。この
（Ｂ）図は一導電形基板例えばル形シリコン基板Ｕυ上
にＰ形シリコン領域αりを設け、この領域ｕ′ＩＪの成
極とし゛Ｃパット（３）を設けたものである。
２）を隔離することにより、凝固反応が起り、半球状の
はんだ（８）が第１図（Ｂ）のように形成さｎる。この
（Ｂ）図は一導電形基板例えばル形シリコン基板Ｕυ上
にＰ形シリコン領域αりを設け、この領域ｕ′ＩＪの成
極とし゛Ｃパット（３）を設けたものである。
さらに表面層はＳｉｎ、膜０である。
次に、この状態で検査し、電気的にも、機械的にも良品
のものは次工程を行う。即ち、上記した。
のものは次工程を行う。即ち、上記した。
はんだ（８）より低融点のはんだ例えば通常の錫−鉛は
んだ（ｐｂ−ｓｂはんだ）浴（溶融はんだ）に上記Ａ１
はんだ（８）表面を浸漬して、はんだ（８）の表面に低
融点はんだ膜（９） ｆｔ形成してバンプＣ１ｌを構成
する。
んだ（ｐｂ−ｓｂはんだ）浴（溶融はんだ）に上記Ａ１
はんだ（８）表面を浸漬して、はんだ（８）の表面に低
融点はんだ膜（９） ｆｔ形成してバンプＣ１ｌを構成
する。
このはんだ膜（９）は印刷回路基板に半導体チップを接
合するのに用いる。従って上記人１はんだで接合できれ
ばはんだ膜（９）の形成は不要である。
合するのに用いる。従って上記人１はんだで接合できれ
ばはんだ膜（９）の形成は不要である。
このようにして形成したバンプｔｉｌｔ用い゛Ｃワイヤ
レスボンディング例工ばフェースダウンボンディングを
行うと第２図のように接続された半導体装置を得ること
ができる。すなわち、印刷回路基板（２１）に予め形成
されたリードパターン（２２）のボンディング位置上に
位置決めし′Ｃ１上記ＬＳＩチップ（２）の各パンダ（
８）が正しく載置される。
レスボンディング例工ばフェースダウンボンディングを
行うと第２図のように接続された半導体装置を得ること
ができる。すなわち、印刷回路基板（２１）に予め形成
されたリードパターン（２２）のボンディング位置上に
位置決めし′Ｃ１上記ＬＳＩチップ（２）の各パンダ（
８）が正しく載置される。
この工程はチップマウンタを用いて、回路基板（２１）
のボンディング位置に合せ°Ｃマウントすることが可能
である。
のボンディング位置に合せ°Ｃマウントすることが可能
である。
次に回路基板（２１）上の他の電子部品と一諸にリフロ
ーはんだ槽を通力口させることにより゛Ｃ１バンプＣ１
Ｏ上のはんだ膜（９）が浴融して、回路基板（２１）上
の銅導体バタン（２２）上に流れ、ＬＳＩチップ（２）
が印刷回路基板（２１）にはんだ付けされる。このとき
バンプのアルミニウムはんだは、融点が高いので、Ｐｂ
−８ｎ系（３５Ｓｎ ＋ ６０Ｐｂ ＋５Ｃｕ ｌはん
だが溶けてもバンプの形状′ｆｃｍけずに保持しＣいる
。
ーはんだ槽を通力口させることにより゛Ｃ１バンプＣ１
Ｏ上のはんだ膜（９）が浴融して、回路基板（２１）上
の銅導体バタン（２２）上に流れ、ＬＳＩチップ（２）
が印刷回路基板（２１）にはんだ付けされる。このとき
バンプのアルミニウムはんだは、融点が高いので、Ｐｂ
−８ｎ系（３５Ｓｎ ＋ ６０Ｐｂ ＋５Ｃｕ ｌはん
だが溶けてもバンプの形状′ｆｃｍけずに保持しＣいる
。
はんだ供給ピンのピン数は、半導体チップの電極パッド
の数と同じでもまた分割供給するよう、パッドより少な
いピン数でもよい。
の数と同じでもまた分割供給するよう、パッドより少な
いピン数でもよい。
パンダ材料は、アルミニウムと接合しやすい材料である
なら更用可能であり、アルミニウムはんだに限定されな
い。
なら更用可能であり、アルミニウムはんだに限定されな
い。
また、アルミニウムはんだバングのうえにｐｂ −ｓｎ
はんだ膜を設けたが、回路基板の導体の方へはんだペー
ストを塗布して、リフ口はんだをする場合には、パンダ
へのはんだ膜を略してもよい。
はんだ膜を設けたが、回路基板の導体の方へはんだペー
ストを塗布して、リフ口はんだをする場合には、パンダ
へのはんだ膜を略してもよい。
さらに、溶融金属を滴下させる方法で、回路基板の導体
の方へ、接合用の突起を設けてもよい。
の方へ、接合用の突起を設けてもよい。
以上のように、はんだ供給ピンｌ−用いて溶融アルミニ
ウムはんだを、半導体チップの電極パッドに滴下すると
いう方法でバンプを形成するので、次のような特長を有
している。
ウムはんだを、半導体チップの電極パッドに滴下すると
いう方法でバンプを形成するので、次のような特長を有
している。
■溶融はんだへの浸漬量や温度を一定にすることにより
、容易にはんだの滴下量を一定にして、）（ングの大き
さを均一にできる。
、容易にはんだの滴下量を一定にして、）（ングの大き
さを均一にできる。
■はんだ供給ピ／の径を変えることで、容易にバングの
微細化に対応できる。
微細化に対応できる。
■蒸着やめっきのように金属膜のエツチングを行なわな
いのではんだ材料の使用効率が高い、また廃棄物も発生
しない。
いのではんだ材料の使用効率が高い、また廃棄物も発生
しない。
■高価な蒸着装置やホトマスク装置ｔｓるいはバンプ材
料に金を用いないので、安価に半導体チップを利用出来
る。
料に金を用いないので、安価に半導体チップを利用出来
る。
以上説明したように本発明方法によれば、高価な装置を
用いることなく、良好な接合を得られるバンプをもった
半導体装置を得ることができる。
用いることなく、良好な接合を得られるバンプをもった
半導体装置を得ることができる。
第１図（Ａ） （Ｂ）は本発明方法の実施例を説明する
ため図、第２図は第１図（８１ｔ−印刷回路基板にマウ
ントした実施例説明図である。 １・・・ピン、２・・・ＬＳＩチップ、３・・・パット
。 ４・・・保持体、８・・・はんだ、９・・・低温はんだ
。
ため図、第２図は第１図（８１ｔ−印刷回路基板にマウ
ントした実施例説明図である。 １・・・ピン、２・・・ＬＳＩチップ、３・・・パット
。 ４・・・保持体、８・・・はんだ、９・・・低温はんだ
。
Claims (3)
- （１）半導体ペレット又は回路基板の接続用パット部に
バンプを形成するに際し、はんだ液をはんだ供給ピン先
端に付着させる工程と、この工程で先端に付着したはん
だを上記パットに付着させる工程とを具備してなること
を特徴とする半導体装置の製造方法。 - （２）はんだ供給ピン先端に付着したはんだをパットに
付着する工程は非酸化性恒温雰囲気中で行うことを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。 - （３）パット部に付着したはんだ上にこのはんだより低
温溶融のはんだ膜を付着することを特徴とする特許請求
の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60028232A JPS61188940A (ja) | 1985-02-18 | 1985-02-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60028232A JPS61188940A (ja) | 1985-02-18 | 1985-02-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61188940A true JPS61188940A (ja) | 1986-08-22 |
Family
ID=12242846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60028232A Pending JPS61188940A (ja) | 1985-02-18 | 1985-02-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61188940A (ja) |
-
1985
- 1985-02-18 JP JP60028232A patent/JPS61188940A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6352205B2 (ja) | 銅柱バンプ上の金属間化合物の接合のための構造 | |
| KR100257420B1 (ko) | 결합 재료 범프에 의해 상호접속되는 시스템 | |
| US6150717A (en) | Direct die contact (DDC) semiconductor package | |
| US5128746A (en) | Adhesive and encapsulant material with fluxing properties | |
| US5136365A (en) | Anisotropic conductive adhesive and encapsulant material | |
| KR0124924B1 (ko) | 회로기판의 패드로의 납땜층 형성방법 및 회로기판으로의 전자부품 실장방법 | |
| US6221692B1 (en) | Method of fabricating solder-bearing silicon semiconductor device and circuit board mounted therewith | |
| KR100737498B1 (ko) | 반도체 소자의 실장 방법 및 실장 구조 | |
| US20070273011A1 (en) | Method for fabricating a module having an electrical contact-connection | |
| WO2009009694A2 (en) | Solder cap application process on copper bump using solder powder film | |
| US7350686B2 (en) | Method for supplying solder | |
| KR102314236B1 (ko) | 고온 안정성을 가진 접합 페이스트 및 그의 제조방법 | |
| JP3540901B2 (ja) | 電極へのフラックス転写方法及びバンプの製造方法 | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH01217935A (ja) | 半導体装置の製造方法および装置 | |
| JPH04263434A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPS61188940A (ja) | 半導体装置の製造方法 | |
| JPH0799202A (ja) | ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法 | |
| JPH08191073A (ja) | 半導体チップ接合用ボール及び半導体チップの接合方法 | |
| JP3638487B2 (ja) | 半導体素子の実装方法 | |
| JP2019005789A (ja) | はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体 | |
| JPH05136143A (ja) | 半導体素子及びその製造方法 | |
| JPH03184353A (ja) | バンプ付フィルムキャリア及びその製造方法 | |
| JP3344254B2 (ja) | 半導体装置製造方法 | |
| JPH0529402A (ja) | 電子部品のリード線接続方法 |