JPS6118846A - 修正信号発生装置 - Google Patents
修正信号発生装置Info
- Publication number
- JPS6118846A JPS6118846A JP60079458A JP7945885A JPS6118846A JP S6118846 A JPS6118846 A JP S6118846A JP 60079458 A JP60079458 A JP 60079458A JP 7945885 A JP7945885 A JP 7945885A JP S6118846 A JPS6118846 A JP S6118846A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- register
- correction signal
- value
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
- H01J37/3045—Object or beam position registration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、コントラストの大きい像パターンの測定、テ
スト、及び照合に於て自動的に電子ビームを整合させる
整合修正信号発生装置の如き、修正信号発生装置に係る
。
スト、及び照合に於て自動的に電子ビームを整合させる
整合修正信号発生装置の如き、修正信号発生装置に係る
。
Ｂ、開示の概要
本発明は、ＵＰ−ＵＰ積分技術を用いた、電子ビーム整
合修正信号発生装置の如き、修正信号発生装置を提供す
る。各走査期間に於ける入力信号を積分し、ディジタル
化してから、各々のレジスタに記憶させる。一方のレジ
スタに於ける値をその負の値に変換してから、使方のレ
ジスタに於ける値とディジタル的に組合わせて、整合修
正値を発生させる。この技術は、Ｕ Ｐ −Ｄ ＯＶ／
Ｎ積分技術に必要とされる正及び負の積分、並びにサ
ンプル及び保持回路に於ける時間の関数としての降下を
除く。共通のアナログ信号路が用いられ、従つて信号値
がディジタル的に組合せられる間にエラーが相殺される
。
合修正信号発生装置の如き、修正信号発生装置を提供す
る。各走査期間に於ける入力信号を積分し、ディジタル
化してから、各々のレジスタに記憶させる。一方のレジ
スタに於ける値をその負の値に変換してから、使方のレ
ジスタに於ける値とディジタル的に組合わせて、整合修
正値を発生させる。この技術は、Ｕ Ｐ −Ｄ ＯＶ／
Ｎ積分技術に必要とされる正及び負の積分、並びにサ
ンプル及び保持回路に於ける時間の関数としての降下を
除く。共通のアナログ信号路が用いられ、従つて信号値
がディジタル的に組合せられる間にエラーが相殺される
。
Ｃ８従来技術
従来、多くの装置に於て、２つ又はそれ以上の信号レベ
ルの平均値を実際に比較することが必要とされている。
ルの平均値を実際に比較することが必要とされている。
その典型的な１例は、電子ビーム・マスク検査装置の場
合であり、検査すべきパターンの対向する各縁端部に跨
る一１対の窓を走査することによって整合が行おれる。
合であり、検査すべきパターンの対向する各縁端部に跨
る一１対の窓を走査することによって整合が行おれる。
それらの窓の走査中に検出された後方散乱放射を比較す
ることにより、位置エラー信号が発生されて、最終的に
整合が行われる。
ることにより、位置エラー信号が発生されて、最終的に
整合が行われる。
そのような装置は１例えば、米国特許第４３５７５４Ｑ
号及び第４３６５１’６３号の明縦書等の従来技術に於
て開示されている。それらの従来技術は、検査すべき領
域に於けるパターンの対向する各縁端部に跨る窓を走査
することを用いており、第２図に示されている。第２図
に於て、整合パターンの対向する各縁端部上に、２つの
走査窓が示されている。上記両米国特許明細書の従来技
術の場合には、第３Ｂ図に示されている如き、ＵＰ−Ｄ
ＯＷＮ積分整合技術が用いられている。第３Ａ図に示さ
れている比例回路は、検査ビームと検査されるパターン
との間の整合エラーに比例する整合修正信号を発生する
。整合パターンの一方の縁端部に跨る窓が走査される間
、第３Ａ図の整合回路は、検出器からの入力信号が第３
Ｂ図に示されている時間間隔Ｔ２−ＴｌＯ間に積分され
るように動作する。整合パターンの他方の縁端部に跨る
窓が走査される間、検出信号は、積分器２２に入力され
る前に、インバータ２０により反転される。
号及び第４３６５１’６３号の明縦書等の従来技術に於
て開示されている。それらの従来技術は、検査すべき領
域に於けるパターンの対向する各縁端部に跨る窓を走査
することを用いており、第２図に示されている。第２図
に於て、整合パターンの対向する各縁端部上に、２つの
走査窓が示されている。上記両米国特許明細書の従来技
術の場合には、第３Ｂ図に示されている如き、ＵＰ−Ｄ
ＯＷＮ積分整合技術が用いられている。第３Ａ図に示さ
れている比例回路は、検査ビームと検査されるパターン
との間の整合エラーに比例する整合修正信号を発生する
。整合パターンの一方の縁端部に跨る窓が走査される間
、第３Ａ図の整合回路は、検出器からの入力信号が第３
Ｂ図に示されている時間間隔Ｔ２−ＴｌＯ間に積分され
るように動作する。整合パターンの他方の縁端部に跨る
窓が走査される間、検出信号は、積分器２２に入力され
る前に、インバータ２０により反転される。
これらの２つの構成素子が比例回路を形成している。
従って、上記比例回路は、第１走査窓を走査する間、即
ち第３Ｂ図に示されている時間間隔Ｔ２−Ｔｌの間に得
られた積分信号を、第２走査窓を走査する間、即、ち時
間間隔Ｔ４＝Ｔ３の間に得られた積分信号によって修正
する。その結果得られた修正信号Ｃは、走査ビームと検
査されるターゲットとの間の差の大きさ及び方向を表わ
す測定値である。
ち第３Ｂ図に示されている時間間隔Ｔ２−Ｔｌの間に得
られた積分信号を、第２走査窓を走査する間、即、ち時
間間隔Ｔ４＝Ｔ３の間に得られた積分信号によって修正
する。その結果得られた修正信号Ｃは、走査ビームと検
査されるターゲットとの間の差の大きさ及び方向を表わ
す測定値である。
理解される如く、第１走査の時間間隔Ｔ２−Ｔ１の間に
生じる積分が、第２走査の時間間隔Ｔ４−Ｔ３の間に生
じる積分によって修正される。第３Ａ図及び第３Ｂ図に
示されている如く得られた差信号が修正信号Ｃを構成し
、修正信号Ｃは、それを用いなければならない間、サン
プル及び保持回路２４によって保持される。
生じる積分が、第２走査の時間間隔Ｔ４−Ｔ３の間に生
じる積分によって修正される。第３Ａ図及び第３Ｂ図に
示されている如く得られた差信号が修正信号Ｃを構成し
、修正信号Ｃは、それを用いなければならない間、サン
プル及び保持回路２４によって保持される。
差信号を形成してから、サンプル及び保持回路を用いる
Ｕ Ｐ −Ｄ ＯＷＮ積分技術によるその技術は、幾つ
かの問題を有している。−その１つの問題は、発生され
るＵＰ及びＤ ＯＷ Ｎの傾斜が、多数の異なる可変の
構成素子を含む信号路から生じることである。これは、
異なる信号路に於ける構成素子の許容誤差及びスイッチ
ングの結果、得られる整合修正信号にエラーを生ぜしぬ
る。
Ｕ Ｐ −Ｄ ＯＷＮ積分技術によるその技術は、幾つ
かの問題を有している。−その１つの問題は、発生され
るＵＰ及びＤ ＯＷ Ｎの傾斜が、多数の異なる可変の
構成素子を含む信号路から生じることである。これは、
異なる信号路に於ける構成素子の許容誤差及びスイッチ
ングの結果、得られる整合修正信号にエラーを生ぜしぬ
る。
もう１つの問題は、サンプル及び保持回路の保持時間が
一定でなく、更新の間に行われる検査走査数とともに不
定に変動することである。サンプル及び保持回路は、最
も長い保持時間の間の降下を最小限にさせる必要性と、
高速動作の必要性とをバランスさせねばならない。長い
時間間隔の間の降下を減少させることが最も重要である
設計規準の場合には、大きなキャパシタンスの値を用い
ねばならない。その結果、サンプル及び保持回路の整定
時間が増加する。従って、更新の間の時間に上限が置か
れるような設計が必要である。
一定でなく、更新の間に行われる検査走査数とともに不
定に変動することである。サンプル及び保持回路は、最
も長い保持時間の間の降下を最小限にさせる必要性と、
高速動作の必要性とをバランスさせねばならない。長い
時間間隔の間の降下を減少させることが最も重要である
設計規準の場合には、大きなキャパシタンスの値を用い
ねばならない。その結果、サンプル及び保持回路の整定
時間が増加する。従って、更新の間の時間に上限が置か
れるような設計が必要である。
米国特許第３８１１０６９号明細書は、少くとも２つの
周波数変調信号の相対的振幅を比較する、電子ビーム整
合技術を開示している。米国特許第３９１９５５０号明
細書は、集束及び非集束信号を供給し、サンプル及び保
持回路技術を用い、そしてサンプル及び保持回路の出力
を差動増幅器に供給する三とにより、電子ビームの安定
性を増す、もう１つのアナログ技術を開示している。米
国特許第３９３７９５９号明細書は、２つの水平な電子
ビームの走査からＤＣ電圧を発生させる電子ビーム自動
集束回路を開示している。それらの電圧は、後に比較さ
れるアナログ・メモリ回路に記憶される。
周波数変調信号の相対的振幅を比較する、電子ビーム整
合技術を開示している。米国特許第３９１９５５０号明
細書は、集束及び非集束信号を供給し、サンプル及び保
持回路技術を用い、そしてサンプル及び保持回路の出力
を差動増幅器に供給する三とにより、電子ビームの安定
性を増す、もう１つのアナログ技術を開示している。米
国特許第３９３７９５９号明細書は、２つの水平な電子
ビームの走査からＤＣ電圧を発生させる電子ビーム自動
集束回路を開示している。それらの電圧は、後に比較さ
れるアナログ・メモリ回路に記憶される。
従って、従来技術に於ては、アナログ回路が画一的に用
いられており、その結果エラーが生じ。
いられており、その結果エラーが生じ。
そのような装置に必要とされる最終的な比較に於ける全
体的精度が低下する。そのような全体的精度は、高精度
を要する電子ビーム整合装置に於ては、特に重要である
。
体的精度が低下する。そのような全体的精度は、高精度
を要する電子ビーム整合装置に於ては、特に重要である
。
Ｄ１発明が解決しようとする問題点
本発明の目的は、２つ又はそれ以上の入力アナログ電圧
信号の平均値を・正確に比較して修正信号を発生させ′
る修正信号発生装置を提供することである。
信号の平均値を・正確に比較して修正信号を発生させ′
る修正信号発生装置を提供することである。
Ｅ３問題点を解決するための手段
本発明は、第１及び第２の入力アナログ電圧信号を相互
に比較して修正信号を発生させる修正信号発生装置に於
て、積分器と、上記積分器に接続されたＡ／Ｄ変換器と
、第１及び第２のレジスタと、ディジタル比較器と、制
御装置とを有し、上記制御装置は、上記積分器を動作さ
せ、上記Ａ／Ｄ変換器を上記第１レジスタに接続させて
、上記第１入力アナログ電圧信号のディジタル表示を上
記第１レジスタに記憶させ、次に上記Ａ／Ｄ変換器を上
記第２レジスタに接続させて、上記第２入力アナログ電
圧信号のディジタル表示を上記第２レジスタに記憶させ
、更に上記第１及び第２のレジスタを上記ディジタル比
較器に接続させて、上記第１及び第２の入力アナログ電
圧信号のディジタル表示を組合わせ、信号路のエラーを
除いた修正信号を発生させることを特徴とする修正信号
発生装置を提供する。
に比較して修正信号を発生させる修正信号発生装置に於
て、積分器と、上記積分器に接続されたＡ／Ｄ変換器と
、第１及び第２のレジスタと、ディジタル比較器と、制
御装置とを有し、上記制御装置は、上記積分器を動作さ
せ、上記Ａ／Ｄ変換器を上記第１レジスタに接続させて
、上記第１入力アナログ電圧信号のディジタル表示を上
記第１レジスタに記憶させ、次に上記Ａ／Ｄ変換器を上
記第２レジスタに接続させて、上記第２入力アナログ電
圧信号のディジタル表示を上記第２レジスタに記憶させ
、更に上記第１及び第２のレジスタを上記ディジタル比
較器に接続させて、上記第１及び第２の入力アナログ電
圧信号のディジタル表示を組合わせ、信号路のエラーを
除いた修正信号を発生させることを特徴とする修正信号
発生装置を提供する。
本発明を用いることにより、アナログ装置に於て本来的
に生じるインバータによるエラーを除く、電子ビーム装
置に於て用いられる整合修正信号発生装置が得られる。
に生じるインバータによるエラーを除く、電子ビーム装
置に於て用いられる整合修正信号発生装置が得られる。
本発明は、インバータの必要性を除き、従ってインバー
タの利得、オフセット、ドリフト、及びスイッチングに
よる出力エラーを除く。
タの利得、オフセット、ドリフト、及びスイッチングに
よる出力エラーを除く。
更に、本発明は、動作に於て、許容誤差１時間、及び環
境条件により本来的に影響されるアナログ構成素子の数
を減らすことにより、比較技術の再現性を改善する。
境条件により本来的に影響されるアナログ構成素子の数
を減らすことにより、比較技術の再現性を改善する。
本発明に従ってＵＰ−ＤＯ’ＷＮ積分技術の使用が除か
れる。本発明は、整合修正信号を発生させるために、Ｕ
Ｐ−ＵＰ積分技術を用いている。本発明は、共通のアナ
ログ信号路を用い、従って他のアナログ回路に於けるエ
ラーを有する構成素子の殆どを除き、ディジタル化によ
って、安定な修正信号を供給する。
れる。本発明は、整合修正信号を発生させるために、Ｕ
Ｐ−ＵＰ積分技術を用いている。本発明は、共通のアナ
ログ信号路を用い、従って他のアナログ回路に於けるエ
ラーを有する構成素子の殆どを除き、ディジタル化によ
って、安定な修正信号を供給する。
本発明は、整合パターンの一方の縁端部に跨る窓の走査
中に発生される積分信号をディジタル化するために、Ａ
／Ｄ変換器を用いている。このディジタル信号は、第１
レジスタに記憶される。
中に発生される積分信号をディジタル化するために、Ａ
／Ｄ変換器を用いている。このディジタル信号は、第１
レジスタに記憶される。
整合パターンの他方の縁端部に跨る窓の走査中に発生さ
れる積分信号はディジタル化されて、第２レジスタに記
憶される。この第２の値が、その負の値に変換され、第
１の値に加えられて、整合修正値が決定される。
れる積分信号はディジタル化されて、第２レジスタに記
憶される。この第２の値が、その負の値に変換され、第
１の値に加えられて、整合修正値が決定される。
Ｆ、実施例
本発明の出願人により既に開示されている技術に於ては
、後方散乱電子検出器からの信号が修正増分発生装置に
入力され、該発生装置は８対が走査される間、信号を積
分し、その結果得られた値をディジタル化し、それらの
差を位置修正増分として出力する。その値が修正信号発
生装置に入力され、該発生装置は現在の位置修正値に増
分を加えて、更新された位置修正値を発生し、その値が
電子ビーム位置修正駆動装置に出力される。電子ビーム
位置修正駆動装置は、位置修正値をアナログ修正信号に
変換し、該修正信号が電子ビーム位置駆動装置に送られ
て、電子ビームが再び位置づけられる。
、後方散乱電子検出器からの信号が修正増分発生装置に
入力され、該発生装置は８対が走査される間、信号を積
分し、その結果得られた値をディジタル化し、それらの
差を位置修正増分として出力する。その値が修正信号発
生装置に入力され、該発生装置は現在の位置修正値に増
分を加えて、更新された位置修正値を発生し、その値が
電子ビーム位置修正駆動装置に出力される。電子ビーム
位置修正駆動装置は、位置修正値をアナログ修正信号に
変換し、該修正信号が電子ビーム位置駆動装置に送られ
て、電子ビームが再び位置づけられる。
上記技術に於ては、後方散乱電子検出器の信号が積分器
に入力され、その積分器の動作はディジタル制御装置か
らのリセット及び積分／保持線によって制御される。リ
セット線は、積分器を零にするために用いられる。積分
／保持線は、パターンの縁端部が走査されているときに
積分を可能にし、又はサンプル及び保持（Ｓ ＆Ｈ）モ
ジュールが保持にセットされる迄、積分信号が保持され
る゛ようにする。走査が完了すると、装置の制御装置は
、変換走査値信号線を用いてＳ＆Ｈモジュールを保持モ
ードにセ゛ットし、短い遅延の後、Ａ／Ｄ変換器に信号
を送って、アナログ入力レベルを同等のディジタル値し
こ変換させる。Ａ／Ｉ）変換器は、その変換を完了する
と、ディジタル値及び変換完了信号を出力する５遅延さ
れた変換完了信号を第１／第２走査制御信号とともに用
いて、ディジタル化された値を第１又は第２の走査レジ
スタ中にストローブさせる。例えば、第１走査領域から
発生された値は第１走査レジスタ中にストローブされ、
第２走査領域から発生された値は第２走査レジスタ中ピ
ストローブされる。それら−の２つの値の差（Ａ、−Ｂ
）を発生させるには、第２走査レジスタに、於ける十Ｂ
の値をその負の値（−Ｂ）に変換させる必要がある。第
１走査レジスタからの値（Ａ）及び第２走査レジスタか
らの値の負の値（−Ｂ）が連続的に加算器に加えられ、
該加算器は合計Ａ十（−Ｂ）、即ちＡ−Ｂの位置修正増
分を発生する。この値は、電子ビームと走査されたパタ
ーンとの間の並進量を示す大きさ及び方向を、表わす信
号を有する。この値は、修正信号発生装置への次の修正
増分入力である。本発明は、以下に説明する如く、上記
と異なる修正増分発生装置を用いている。
に入力され、その積分器の動作はディジタル制御装置か
らのリセット及び積分／保持線によって制御される。リ
セット線は、積分器を零にするために用いられる。積分
／保持線は、パターンの縁端部が走査されているときに
積分を可能にし、又はサンプル及び保持（Ｓ ＆Ｈ）モ
ジュールが保持にセットされる迄、積分信号が保持され
る゛ようにする。走査が完了すると、装置の制御装置は
、変換走査値信号線を用いてＳ＆Ｈモジュールを保持モ
ードにセ゛ットし、短い遅延の後、Ａ／Ｄ変換器に信号
を送って、アナログ入力レベルを同等のディジタル値し
こ変換させる。Ａ／Ｉ）変換器は、その変換を完了する
と、ディジタル値及び変換完了信号を出力する５遅延さ
れた変換完了信号を第１／第２走査制御信号とともに用
いて、ディジタル化された値を第１又は第２の走査レジ
スタ中にストローブさせる。例えば、第１走査領域から
発生された値は第１走査レジスタ中にストローブされ、
第２走査領域から発生された値は第２走査レジスタ中ピ
ストローブされる。それら−の２つの値の差（Ａ、−Ｂ
）を発生させるには、第２走査レジスタに、於ける十Ｂ
の値をその負の値（−Ｂ）に変換させる必要がある。第
１走査レジスタからの値（Ａ）及び第２走査レジスタか
らの値の負の値（−Ｂ）が連続的に加算器に加えられ、
該加算器は合計Ａ十（−Ｂ）、即ちＡ−Ｂの位置修正増
分を発生する。この値は、電子ビームと走査されたパタ
ーンとの間の並進量を示す大きさ及び方向を、表わす信
号を有する。この値は、修正信号発生装置への次の修正
増分入力である。本発明は、以下に説明する如く、上記
と異なる修正増分発生装置を用いている。
次に、第１Ａ図、第１Ｂ図、及び第４図を参照して電子
ビーム装置に於て修正信号を発生させるために用いられ
る整合修正信号発生装置である本発明の１実施例につい
て説明する。本発明は、第１Ｂ図に示されている如く、
整合修正信号を発生させるために、ＵＰ−ＵＰ積分整合
技術を用いている。２つの等しいが別個の独立した走査
期間、即ちＴ２−Ｔｌ及びＴ４−’Ｔ３が用いられる。
ビーム装置に於て修正信号を発生させるために用いられ
る整合修正信号発生装置である本発明の１実施例につい
て説明する。本発明は、第１Ｂ図に示されている如く、
整合修正信号を発生させるために、ＵＰ−ＵＰ積分整合
技術を用いている。２つの等しいが別個の独立した走査
期間、即ちＴ２−Ｔｌ及びＴ４−’Ｔ３が用いられる。
第１Ｂ図に示されている如く、積分時間Ｔ４−Ｔ３＝Ｔ
２−Ｔｌである。エラー修正信号が、第１Ｂ図に於て、
電圧差Ｃとして示されている。従って、２つの独立した
ＵＰの傾斜は、整合パターンの対向する端端部上の窓の
走査中に発生された、後方散乱電子検出器の出力電圧信
号から発生される。
２−Ｔｌである。エラー修正信号が、第１Ｂ図に於て、
電圧差Ｃとして示されている。従って、２つの独立した
ＵＰの傾斜は、整合パターンの対向する端端部上の窓の
走査中に発生された、後方散乱電子検出器の出力電圧信
号から発生される。
第１Ａ図に於て、後方散乱電子検出器の出力は制御装置
３０によってゲートされ、制御装置３０はスイッチ３２
を制御して信号を積分器３４中にゲートさせる。その積
分値は、第１走査窓の走査の場合には時間間隔Ｔ２−Ｔ
１．又は第２走査窓の走査の場合には時間間隔Ｔ４−Ｔ
３の直後に、サンプル及び保持回路３６によって保持さ
れる。
３０によってゲートされ、制御装置３０はスイッチ３２
を制御して信号を積分器３４中にゲートさせる。その積
分値は、第１走査窓の走査の場合には時間間隔Ｔ２−Ｔ
１．又は第２走査窓の走査の場合には時間間隔Ｔ４−Ｔ
３の直後に、サンプル及び保持回路３６によって保持さ
れる。
制御装置３０は、積分器３４並びにサンプル及び保持回
路３６を時間シーケンス動作させるために用いられてい
る。Ａ／Ｄ変換器３８は、整合パターンの一方の縁端部
の跨る窓の走査中に発生された積分信号をディジタル化
する為に用いられる。
路３６を時間シーケンス動作させるために用いられてい
る。Ａ／Ｄ変換器３８は、整合パターンの一方の縁端部
の跨る窓の走査中に発生された積分信号をディジタル化
する為に用いられる。
従って、第２図及び第１Ｂ図に於て、時間間隔Ｔ２−Ｔ
ｌの間に、第１走査窓が走査され、後方散乱電子検出器
の出力信号が積分される。次に。
ｌの間に、第１走査窓が走査され、後方散乱電子検出器
の出力信号が積分される。次に。
積分器の出力信号レベルが保持され、ディジタル値に変
換されて、レジスタ４０に記憶される。この値は、第」
Ａ図に於て、ディジタル出力Ａとして表わされている。
換されて、レジスタ４０に記憶される。この値は、第」
Ａ図に於て、ディジタル出力Ａとして表わされている。
それから、整合パターンの他方の縁端部に跨る窓、即ち
第２図に於ける第２走査窓の走査が時間間隔Ｔ４−Ｔ３
の間に行われる間に、後方散乱電子検出器の出力信号が
積分される。同様にして、積分器の出力信号レベルがサ
ンプル及び保持回路３６により保持され、Ａ／Ｄ変換器
３８によりディジタル化される。そのディジタル化され
た値は１．第２レジスタ４２に記憶され、第１Ａ図に於
てＢとして表わされている。そのタイミングが第４図に
示されている。
第２図に於ける第２走査窓の走査が時間間隔Ｔ４−Ｔ３
の間に行われる間に、後方散乱電子検出器の出力信号が
積分される。同様にして、積分器の出力信号レベルがサ
ンプル及び保持回路３６により保持され、Ａ／Ｄ変換器
３８によりディジタル化される。そのディジタル化され
た値は１．第２レジスタ４２に記憶され、第１Ａ図に於
てＢとして表わされている。そのタイミングが第４図に
示されている。
次に、ディジタル値Ｂが、負値変換器４４により、その
負の値（−Ｂ）に変換される。その結果得られた２つの
値Ａ及び−Ｂがディジタル比較器即ち加算器４６に入力
されて、それらの差の値（Ａ、−Ｂ）、即ち整合修正値
Ｃが得られる。
負の値（−Ｂ）に変換される。その結果得られた２つの
値Ａ及び−Ｂがディジタル比較器即ち加算器４６に入力
されて、それらの差の値（Ａ、−Ｂ）、即ち整合修正値
Ｃが得られる。
第１Ａ図に示されている回路を用いることにより、従来
技術に於けるアナログ装置に関連するインバータによる
エラーが除かれる。従来技術による装置のインバータが
除かれ、従ってインバータに関連するスイッチングが除
かれ、インバータの利得、オフセット、ドリフト、及び
スイッチングによるエラーも除かれる。
技術に於けるアナログ装置に関連するインバータによる
エラーが除かれる。従来技術による装置のインバータが
除かれ、従ってインバータに関連するスイッチングが除
かれ、インバータの利得、オフセット、ドリフト、及び
スイッチングによるエラーも除かれる。
本発明は、ディジタル化の前の段階に於て、共通のアナ
ログ信号路を用いている。これは、オフセット、スイッ
チング、及びドリフトのエラーを除く。それらのエラー
は、両方の積分信号に共通であるので、ディジタル値の
差が発生されるときに相殺される。
ログ信号路を用いている。これは、オフセット、スイッ
チング、及びドリフトのエラーを除く。それらのエラー
は、両方の積分信号に共通であるので、ディジタル値の
差が発生されるときに相殺される。
最小限の数のアナログ構成素子しか用いられないので、
製造に於ける許容誤差及び環境条件により影響される構
成素子が最小限になる。更に、アナログ構成素子の数が
より少ないので、設計が簡単になる。重要なことは、サ
ンプル及び保持回路３Ｇの保持時間が短かく、一定なこ
とである。これは、従来技術に於て用いられているその
ような回路の場合とは対照的である。従って、本発明に
於ては、Ａ、／Ｄ変換動作の間だけ、降下が生じなけれ
ばよく、従来技術によるアナログ装置の場合の如く、無
期限に降下が生じてはいけないということはない。更に
、回路３６からのサンプル及び保持信号がＡ／Ｄ変換動
作の間だけ、降下を生じなければよいので、より小さい
キャパシタを用いることが可能になる。′整定時間が改
善されるので、動作がより迅速に行われる。
製造に於ける許容誤差及び環境条件により影響される構
成素子が最小限になる。更に、アナログ構成素子の数が
より少ないので、設計が簡単になる。重要なことは、サ
ンプル及び保持回路３Ｇの保持時間が短かく、一定なこ
とである。これは、従来技術に於て用いられているその
ような回路の場合とは対照的である。従って、本発明に
於ては、Ａ、／Ｄ変換動作の間だけ、降下が生じなけれ
ばよく、従来技術によるアナログ装置の場合の如く、無
期限に降下が生じてはいけないということはない。更に
、回路３６からのサンプル及び保持信号がＡ／Ｄ変換動
作の間だけ、降下を生じなければよいので、より小さい
キャパシタを用いることが可能になる。′整定時間が改
善されるので、動作がより迅速に行われる。
従って、本発明の利点は、両方の傾斜が全く同一のアナ
ログ信号路、即ち積分器、サンプル及び保持回路、並び
にＡ／Ｄ変換器を用いて発生されることである。その結
果、それらの差がディジタ。
ログ信号路、即ち積分器、サンプル及び保持回路、並び
にＡ／Ｄ変換器を用いて発生されることである。その結
果、それらの差がディジタ。
ル的に発生されるときに、殆ど全てのエラーが相殺され
る。
る。
Ｇ１発明の効果
本発明によれば、２つ又はそれ以上の入力アナログ電圧
信号の平均値を正確に比較して修正信号を発生させる修
正信号発生装置が得られる。
信号の平均値を正確に比較して修正信号を発生させる修
正信号発生装置が得られる。
第１Ａ図は本発明の１実施例によζ改良された整合修正
信号発生装置を示す回路図、第］。Ｂ図は第１Ａ図の装
置に於ける積分器の出力電圧を時間の関数として示すグ
ラフ、第２図は整合パターンの走査窓を特定の整合パタ
ーンに関して概略的に示す図、第３Ａ図は従来技術によ
る装置に於て用いられている整合修正信号発生装置を示
す回路図、第３Ｂ図は第３Ａ図の装置に於ける積分器の
出力電圧を時間の関数として示すグラフ、第４図は本発
明の詳細な説明するためのタイミングを示す図である。 ２０・・・・インバータ、２２．３４・・・・積分器、
２３．３６・・・・サンプル及び保持回路、３０・・・
・制御装置、３２・・・・スイッチ、３８・・・・Ａ／
Ｄ変換器、４ｏ・・・・第２レジスタ、４２・・・′・
第２レジスタ、４４・・・・負値変換器、４６・・・・
加算器（ディジタル比較器）。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名） 木発日月（カー１回￥８、し１ 第１Ａ図 ＃今春の記方電圧（示ｆ図 第１Ｂ図 勃層〉バク−しの走査窓（示１図 第２図 従来技術 第８Ｂ図
信号発生装置を示す回路図、第］。Ｂ図は第１Ａ図の装
置に於ける積分器の出力電圧を時間の関数として示すグ
ラフ、第２図は整合パターンの走査窓を特定の整合パタ
ーンに関して概略的に示す図、第３Ａ図は従来技術によ
る装置に於て用いられている整合修正信号発生装置を示
す回路図、第３Ｂ図は第３Ａ図の装置に於ける積分器の
出力電圧を時間の関数として示すグラフ、第４図は本発
明の詳細な説明するためのタイミングを示す図である。 ２０・・・・インバータ、２２．３４・・・・積分器、
２３．３６・・・・サンプル及び保持回路、３０・・・
・制御装置、３２・・・・スイッチ、３８・・・・Ａ／
Ｄ変換器、４ｏ・・・・第２レジスタ、４２・・・′・
第２レジスタ、４４・・・・負値変換器、４６・・・・
加算器（ディジタル比較器）。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名） 木発日月（カー１回￥８、し１ 第１Ａ図 ＃今春の記方電圧（示ｆ図 第１Ｂ図 勃層〉バク−しの走査窓（示１図 第２図 従来技術 第８Ｂ図
Claims (1)
- 【特許請求の範囲】 第１及び第２の入力アナログ電圧信号を相互に比較して
修正信号を発生させる修正信号発生装置に於て、 積分器と、上記積分器に接続されたＡ／Ｄ変換器と、第
１及び第２のレジスタと、デイジタル比較器と、制御装
置とを有し、 上記制御装置は、上記積分器を動作させ、上記Ａ／Ｄ変
換器を上記第１レジスタに接続させて、上記第１入力ア
ナログ電圧信号のデイジタル表示を上記第１レジスタに
記憶させ、次に上記Ａ／Ｄ変換器を上記第２レジスタに
接続させて、上記第２入力アナログ電圧信号のデイジタ
ル表示を上記第２レジスタに記憶させ、更に上記第１及
び第２のレジスタを上記デイジタル比較器に接続させて
、上記第１及び第２の入力アナログ電圧信号のデイジタ
ル表示を組合わせ、信号路のエラーを除いた修正信号を
発生させることを特徴とする、修正信号発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US626368 | 1984-06-29 | ||
| US06/626,368 US4595836A (en) | 1984-06-29 | 1984-06-29 | Alignment correction technique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118846A true JPS6118846A (ja) | 1986-01-27 |
Family
ID=24510116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60079458A Pending JPS6118846A (ja) | 1984-06-29 | 1985-04-16 | 修正信号発生装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4595836A (ja) |
| EP (1) | EP0169310B1 (ja) |
| JP (1) | JPS6118846A (ja) |
| DE (1) | DE3567108D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2566934B1 (fr) * | 1984-06-29 | 1987-05-07 | Giraud Daniel | Procede d'affichage d'informations telles que par exemple des messages publicitaires sur un certain nombre de panneaux a elements d'affichage disposes dans un lieu de manifestations sportives et systeme pour la mise en oeuvre d'un tel procede |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113227A (en) * | 1980-12-19 | 1982-07-14 | Ibm | Method and device for inspecting article to be inspected with pattern |
| JPS597270A (ja) * | 1982-07-06 | 1984-01-14 | Toshiba Corp | 電子ビ−ムを用いた試料電位測定装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3519788A (en) * | 1967-01-13 | 1970-07-07 | Ibm | Automatic registration of an electron beam |
| US3811069A (en) * | 1972-06-20 | 1974-05-14 | Westinghouse Electric Corp | Signal stabilization of an alignment detection device |
| GB1435143A (en) * | 1973-06-16 | 1976-05-12 | Ass Elect Ind | Scanning electron microscopes |
| GB1477030A (en) * | 1973-12-24 | 1977-06-22 | Jeol Ltd | Method and apparatus for the automatic focussing of electron beams in electron optical apparatus |
| US4365163A (en) * | 1980-12-19 | 1982-12-21 | International Business Machines Corporation | Pattern inspection tool - method and apparatus |
| US4432013A (en) * | 1981-11-23 | 1984-02-14 | Owens-Illinois, Inc. | Method and apparatus for comparing data signals in a container inspection device |
-
1984
- 1984-06-29 US US06/626,368 patent/US4595836A/en not_active Expired - Fee Related
-
1985
- 1985-04-16 JP JP60079458A patent/JPS6118846A/ja active Pending
- 1985-04-17 EP EP85104587A patent/EP0169310B1/en not_active Expired
- 1985-04-17 DE DE8585104587T patent/DE3567108D1/de not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113227A (en) * | 1980-12-19 | 1982-07-14 | Ibm | Method and device for inspecting article to be inspected with pattern |
| JPS597270A (ja) * | 1982-07-06 | 1984-01-14 | Toshiba Corp | 電子ビ−ムを用いた試料電位測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4595836A (en) | 1986-06-17 |
| DE3567108D1 (en) | 1989-02-02 |
| EP0169310A1 (en) | 1986-01-29 |
| EP0169310B1 (en) | 1988-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4364027A (en) | Calibration apparatus for analog-to-digital converter | |
| JPH02504459A (ja) | 較正付きサブレンジアナログデジタル変換器 | |
| US5345085A (en) | Method and structure for electronically measuring beam parameters | |
| JPH02748B2 (ja) | ||
| JPS6118846A (ja) | 修正信号発生装置 | |
| GB2029153A (en) | Focus detecting device | |
| EP0037207B1 (en) | Signal generating arrangements | |
| EP0130497B1 (en) | Alignment technique for a scanning beam | |
| CA1140251A (en) | Inspection system for detecting defects in regular patterns | |
| US4821196A (en) | High resolution automatic focus correction electronic subsystem for E-beam lithography | |
| JP2672690B2 (ja) | 半導体デバイスの試験方法 | |
| JP3326947B2 (ja) | Ｃｒｔの電子ビームランディング補正値測定装置及び第２グリッドカットオフ電圧測定装置 | |
| JP3448623B2 (ja) | 荷電粒子ビーム露光方法及び装置 | |
| JPH0771001B2 (ja) | 誤差補正回路付ｄａ変換器 | |
| JP2578857B2 (ja) | 積分型ａ／ｄ変換器 | |
| KR100192199B1 (ko) | 에러 신호 발생 회로 | |
| JP3284574B2 (ja) | 面位置設定装置、露光装置及び方法 | |
| RU2080635C1 (ru) | Сканирующее устройство | |
| JPH02118402A (ja) | 高精度位置測定回路 | |
| JPS63287161A (ja) | 画像読取装置 | |
| JPH0261133B2 (ja) | ||
| SU1377901A2 (ru) | Способ записи и считывани информации с запоминающей электронно-лучевой трубки | |
| JPS58161529A (ja) | 増幅回路 | |
| JPS6165113A (ja) | 零点補正センサ回路 | |
| JPS62137978A (ja) | テレビジヨン撮像管における自動ビ−ムアライメント調整方法 |