JPS61187413A - 自動等化器 - Google Patents

自動等化器

Info

Publication number
JPS61187413A
JPS61187413A JP2711585A JP2711585A JPS61187413A JP S61187413 A JPS61187413 A JP S61187413A JP 2711585 A JP2711585 A JP 2711585A JP 2711585 A JP2711585 A JP 2711585A JP S61187413 A JPS61187413 A JP S61187413A
Authority
JP
Japan
Prior art keywords
gain
time
control
circuit
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2711585A
Other languages
English (en)
Inventor
Akihito Yonehara
米原 明史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2711585A priority Critical patent/JPS61187413A/ja
Publication of JPS61187413A publication Critical patent/JPS61187413A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタルデータ伝送装置において、通信路
その他の影響による波形歪を除去するために受信器に備
えられる自動等化器に関する。
〔従来の技術〕
第3図はこの種の自動等化器の従来例のブロック図であ
る。
この自動等化器は、抵抗値がそれぞれR,2R。
・・・ 2%−IRであるN個の抵抗AlnA2+・・
・。
AMおよび抵抗値がRである抵抗Kからなる帰還回路1
0ならびに抵抗値が2NRである入力抵抗回路aOを有
する増幅器Aとこれら回路AI +  ’A2 。
・・・、  AMをそれぞれ作動させるためのスイッチ
S讐、、S貿2.・・・、S誓Nからなる可変利得増幅
器1の利得Gを1判別回路2、加減算回路3.スイッチ
駆動回路4からなる自動引込制御回路7により最大21
″段にわたって一定の間隔で離散的に制御するものであ
る。
入力端子8に入力した受信器入力信号S、は。
可変利得増幅器!で増幅された後出力端子9に出力され
るとともに判別回路2に入力する0判別回路2では入力
した可変利得増幅器lの出力パルスS2のうち基準レベ
ル以上の過大出力パルスの数を−・定時間(tj)カウ
ントする。このカウント出力は加減算回路3へ入力され
、カウント出力値が設定値以上である場合には可変利得
増幅器1の利得Gが大きすぎるものとして、スイッチ駆
動回路4によりスイッチsw、−swNを制御してこの
利得Gが1段下げられる。この状態で、判別回路2は再
度一定時間LJのカウントを開始し、前述の制御を繰り
返す。このような制御(引込制御)が繰返されて判別回
路2のカウント出力が設定値未満になると、可変利得増
幅器lの利得Gが小さ過ぎるものと判定され、この利得
Gが1段上げられる。
このようにして可変利得増幅器lの利得Gが設定値Gs
etに達すると、利得の引込制御が完了する。
第4図は、N=4の場合の第3図の自動等上器の利得G
の制御を図示したものである。利得Gは引込制御開始前
(時刻to)では最大利得G+saxであるが、引込制
御が開始されると時刻tの経過と共に1段ずつ低下し1
時刻tlsに目標利得Gsetに等しくなって引込制御
が終了する。この場合の引込制御に要する時間TはT 
= ta X 15(Sec)となる。
ところで、判別回路2の検出誤差を小さくするためには
、(1)検出時間Laを長くしてできるだけ多数の出力
パルスS2を受信するか、 (2)07変利得増幅器l
の最大制御段数2Nを増加させる必要がある。
しかしながら、引込誤差を小さくして等化度(等化の精
度)を上げるために検出時間を−を一定にして最大層[
段数2Ht−増加させると、引込制御に要する時間Tが
、抵抗A、、A2.・・・、  ANのaN(以下、「
帰i回路の抵抗の数N」という、)に対して指数関数的
に増加する。
〔発明が解決しようとする問題点〕
従来の自動等化器は、等化度を上げるために帰還回路の
抵抗の数を増加させると、引込制御に要する時間が指数
関数的に増加する問題点があった。
本発明の目的は、引込制御に要する時間を短かくした自
動等化器を提供することである。
〔問題点を解決するための手段〕
本発明は初期利得から目標利得に向かって利得を従来の
ように1段ずつではなく 、 2N−1、2N−2゜・
・・、2.1段と、@、初は2N −1と大きく増減し
、漸次、前回の 1/2段増減させて、引込制御に要す
る時間を短縮するようにしたものである。
すなわち、本発明における自動等化器は、初期利?すが
最大利得または最小利得に設定され、利得が最大2N段
にわたって一定の間隔で#成約に制御されうる可変利得
増幅器と、この可変利得増幅器の出力パルスを入力し、
この出力パルス電圧を基準電圧と比較し、一定の時間に
この基準電圧を越えたあるいはこの7Jgss電圧に達
しない出力パルスの攻をカウントし、設定値と比較して
大小を示す判別信号を出力する判別回路と、判別信号の
出力される毎に判別信号に応じて、初期利得から目標利
得に向かって利得を28−1 、2N−2,・・・、2
,1段漸次増減させる制御回路を備えている。
本発明による自動等化器の作用を説明する。
引込制御開始前七〇に、可変利得増幅器lの利得(初期
利得)Gは最大に設定されているものとする。このとき
利得変化ΔGを示す式2”aH+2”−2as−+ +
 −+ 2 a2+at 4:t−+tt ル8(fl
eas 。
aN−r + −+ a2+ i+はすべてOである。
引込制御力開始され、一定時間(検出時間)L−経過後
の時刻1、までにカウントされた出力パルスの数は一定
値以Eであるので、制御回路は、可変利得増幅器の利得
Gが目標利得より未だ大きいと判断し、係数〜のみを1
として利得GをΔG=2N−1だけ減少させる。次の一
定時間tj11k過する時刻t2までにカウントされた
出力パルスの数が一定値以上であるならば、制御回路は
、利得Gが目標利得より未だ大きいと判断して係数aS
 −+のみを1として利得GをΔg=2N−2だけさら
に下げ、逆に出力パルスの数が一定値未満であるならば
、制御回路は、利得Gを目標利得より下げ過ぎたと判断
して係数aN−tのみを−1として利得GをΔG=2N
−2だけ上げる。以後、上記の制御を縁返すことにより
係数as 、 as−+ 、・・・+alが順次決定さ
れ、係数町が決定された時点tNで利得Gが目標11丁
鼻骨達し引込制御が完了する。初期利得が最小利得に設
定された場合も同様である。
このため、初期利得が最大利得で、目標利得が最小利得
の場合、従来では2H回の利得制御が必要であったのが
、本発明によればN回の制御で引込制御が完了する。
〔実施例〕
本発明の実施例について図面を参照して説明する。
第1図は本発明による自動等花器の一実施例を示すブロ
ック図であり、N=4の場合について説明する。
本実施例の自動等化器は、初期利得が最大利得または最
小利得に設定され、利得が最大24段にわたって一定の
間隔で離散的に制御され得る可変利得増幅器lと、この
可変利得増幅器1の出力パルスを入力し、この出力パル
ス電圧を基準電圧と比較し、一定の時間にこの基準電圧
を越えた出力パルスの数をカウントし、設定値と比較し
て大小を示す判別信号を出力する判別回路2と、スイッ
チS讐、、SW2.・・・、SWNを駆動するスイッチ
駆動回路4と、判別信号の出力される毎に判別信号に応
じて、初期利得から目標利得に向かって利得を23 、
22 、2 、1段漸次増減させるようにスイッチ駆動
回路4に信号を出力する制御回路5を備えている。
本実施例における利得変化ΔGを示す式は23a4+2
2a3 + 2a2+al      ・・・(1)と
なる。
次に1本実施例の動作を説明する。
(1)初期利得が最大値Gmax(= G+5)で目標
利得GsetがGOの場合。
表1(第13ページ参照)は、利得変化ΔGを示す式(
1)の係数aa 、 a3 、 a2 、 alならび
に可変利得増幅器1 f)スイy+!JWa 、 SW
3 、 SW2 、 SJ (7)状態と、利得Gとの
関係を示した表である。第2図(A)は1時刻1oにお
いで制御が開始されてから時刻t4において制御が完γ
するまでの間における利得Gと時刻tとの関係を示した
図である。
時刻1oにおいて、表1に示すように利得変化ΔGを示
す式の係数は一1a3.a2.aIがすべて0、スイッ
チの状態はSWa  、 SW3  、 S讐2+51
11Iがすへて「開」である、また、第2図(A)に示
すように利得Gasは目標利得G0より大きい。このた
め、時刻1.においては、表1に示すように利得変1ヒ
ΔGを示す式の係数はa4が1となりa3 + a2 
+a1はOのままであり、スイッチの状態はS誓。が「
閉」となりsw、 、 sw、 、 sw、は「開」の
ままである。このとき利得Gは、 8 (=23)段階
小さくなって第2図(A)に示すように07となるが、
目標利得G0より未だ大きいので時刻t2においては1
表1に示すように利得変化ΔGを示す式の係数はa3が
1となり勧は1のままa2 + alは0のままであり
、スイッチの状態は5I113が「閉」となりSW、は
「閉J (7) t マ5lllz 、 SwI ft
 r開J (7)tマチある。このとき利得Gは、4(
=22)段階小さくなって第2図(A)に示すように0
3 となり、目標利得G0よりまだ大きいので時刻t3
においては、表1に示すように利得変化ΔGを示す式の
係数はa2が1となりaA r a3は1のままalは
0のままであり、スイッチの状態はSW2が「閉」とな
りSW4゜SWjが「閉」のままSwIが「開」のまま
である。
このとき利得Gは、2段階小さくなって第2図(A)に
示すようにG、となり、目標利得COよりまだ大きいの
で1時刻t4においては、利得Gがさらに1段小さくな
って目標利得Goとなり、引込制御が完了する。
このようにして、引込制御に要する時間Tは。
検出時間taの4倍となる。第4図に示す従来例の場合
、初期利得が最大値G、5.目標利得が00であり、第
2図(A)に示した実施例による引込制御の場合と同じ
であるが、引込制御に要する時間Tは検出時間りの15
倍である。したがって、第2図(A)に示した実施例の
引込制御によれば、引込制御に要する時間が著しく短く
なる。
(2)初期利得が最大値CtSで目標利得Gsetが0
4の場合。
利得変化ΔGを示す式(1)の係数”4.a3 + a
2 +a、ならびにスイッチSW。、 SW3. SW
z 、 SwI (’)状態と、利得Gとの関係は、前
記第(1)項と同様に表1に示されている。第2UgJ
(B)は、この場合。
時刻t0において制御が開始されてから時刻t4におい
て制御が完了するまでの間における利得Gと時刻上との
関係を示した図である。
時刻t4において表1に示すように、利得変化ΔGを示
す式の係数は勧+ a3 * a、が1、azが−1で
あり、スイッチの状態は5Il14,5ll12.S誓
工が「閉J 、 SWaが「開」である、引込制御に要
する時間Tは、検出時間Ljの4倍である。
(3)初期利得が最小値COで目標利得Gsetが01
3の場合。
表2(第14ページ参照)は、利得変化ΔGを示す式(
1)の係数k 、 a3. az 、 atならびにス
イッチS誓。、SWa、S讐2.SiW、の状態と、利
得Gとの関係を示した表である。第2図(C)は、この
場合、時刻1oにおいて制御が開始されてから時刻t4
において制御が完了するまでの間における利得Gと時刻
tとの関係を示した図である。
時刻t4において表2に示すように、利得変化ΔGを示
す式の係数はa4 、 a3 、12が−1、alが1
であり、スイッチの状態はSWa 、 SWa、 SW
tが「開J 、 5llhが「閉」である、引込制御に
要する時間Tは、検出時間を−の4倍である。
表  1 表  2 〔発明の効果〕 本発明による自動等花器は、可変利得増幅器の利得を、
初期利得から目標利得に向かって。
28−1.2N−2,・・・、2.1段と、最初は2N
−1と大きく増減し、漸次前回の1/2段増減させるこ
とにより、引込制御に要する時間が短縮され2N段の利
得制御がN回の制御で行われるという効果がある。
【図面の簡単な説明】
第1図は本発明による自動等化器の一実施例を示すブロ
ック図、第2図は、第1図の回路による引込制御の一例
を示す図、83図は従来例による自動等化器のブロック
図、第4図は、第3図の回路による引込制御の一例を示
す図である。 l・・・可変利得増幅器   2・・・判別回路5・・
・制御回路 特許出願人  日木電気株式会社 第  1  図 し工― fjA2  図(A) 二〇二 第  2  図(8) 第  2  図 (C)

Claims (1)

  1. 【特許請求の範囲】 初期利得が最大利得もしくは最小利得に設定され、利得
    が最大2^N段にわたって一定の間隔で離散的に制御さ
    れうる可変利得増幅器と、 前記可変利得増幅器の出力パルスを入力し、該出力パル
    ス電圧を基準電圧と比較し、一定の時間にこの基準電圧
    を越えたあるいはこの基準電圧に達しない出力パルスの
    数をカウントし、設定値と比較して大小を示す判別信号
    を出力する判別回路と、 前記判別信号が出力される毎に前記判別信号に応じて、
    初期利得から目標利得に向かって利得を2^N^−^1
    、2^N^−^2、・・・、2、1段漸次増減させる制
    御回路を備えてなることを特徴とする自動等化器。
JP2711585A 1985-02-14 1985-02-14 自動等化器 Pending JPS61187413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2711585A JPS61187413A (ja) 1985-02-14 1985-02-14 自動等化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2711585A JPS61187413A (ja) 1985-02-14 1985-02-14 自動等化器

Publications (1)

Publication Number Publication Date
JPS61187413A true JPS61187413A (ja) 1986-08-21

Family

ID=12212066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2711585A Pending JPS61187413A (ja) 1985-02-14 1985-02-14 自動等化器

Country Status (1)

Country Link
JP (1) JPS61187413A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194704A (ja) * 2008-02-15 2009-08-27 Panasonic Corp 受信レベル制御装置及び受信機

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160117A (en) * 1980-04-30 1981-12-09 Toshiba Corp Agc amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160117A (en) * 1980-04-30 1981-12-09 Toshiba Corp Agc amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194704A (ja) * 2008-02-15 2009-08-27 Panasonic Corp 受信レベル制御装置及び受信機

Similar Documents

Publication Publication Date Title
KR101174634B1 (ko) 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터
US5418660A (en) Information processing apparatus for processing reproduction signal having nonlinear characteristics
NL9001608A (nl) Ontvanger voor meerwaardige digitale signalen.
NL8300618A (nl) Versterkingsregelinrichting ten behoeve van door omzetting van digitale signalen gevormde, analoge signalen.
EP2802074B1 (en) Amplifier circuit and amplification method
EP1146514B1 (en) Method and apparatus for data retrieval, and optical disk device
JPS61187413A (ja) 自動等化器
US11593629B2 (en) Hybrid delta modulator as neuron with memory
JP3548203B2 (ja) 適応性等化方法
EP0091206B1 (en) Circuit and method for generating a ramp signal
KR101503609B1 (ko) 적응형 등화기
KR100237140B1 (ko) 출력 보상 능력을 가진 적분기
JP2002026670A (ja) 抵抗ラダー型電子ボリューム
JPH08274583A (ja) ブースト型等化回路
JPH04331504A (ja) 高速応答高精度複合増幅器
US20200162087A1 (en) Filtering Method and Filter
JPH06338746A (ja) オーディオ機器のagc回路
US7372924B1 (en) Method and system to improve decision-driven control loops
JPH0614623B2 (ja) ディジタル制御形agc等化方法
JPH04160912A (ja) 電子ボリューム
JP3515186B2 (ja) 自動等化器
JPS63177363A (ja) 波形等化回路
JPS58182110A (ja) Pcm録音機
JP2978513B2 (ja) 自動等化装置
JPS62142420A (ja) デジタルレベル検出回路