JP3515186B2 - 自動等化器 - Google Patents

自動等化器

Info

Publication number
JP3515186B2
JP3515186B2 JP24558494A JP24558494A JP3515186B2 JP 3515186 B2 JP3515186 B2 JP 3515186B2 JP 24558494 A JP24558494 A JP 24558494A JP 24558494 A JP24558494 A JP 24558494A JP 3515186 B2 JP3515186 B2 JP 3515186B2
Authority
JP
Japan
Prior art keywords
data
tap coefficient
equalizer
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24558494A
Other languages
English (en)
Other versions
JPH0837478A (ja
Inventor
克彦 松下
昇 佐滝
幸生 杉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP24558494A priority Critical patent/JP3515186B2/ja
Publication of JPH0837478A publication Critical patent/JPH0837478A/ja
Application granted granted Critical
Publication of JP3515186B2 publication Critical patent/JP3515186B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ディジタル信号を記録
再生する装置或いは通信装置等に用いられる等化器であ
って、特にパラメーターを自動的に最適設定できる自動
等化器に関するものである。
【0002】
【従来の技術】一般に、ディジタル信号の再生や通信に
際して発生するディジタルデータのエラーを低減するた
めに波形等化器が用いられる。例えば、ディジタルVT
Rなどの記録再生装置の再生系では、トランスバーサル
フィルタなどで構成される波形等化器により、記録再生
での高域の劣化や波形歪みを補償してディジタルデータ
が正しく検出されるようにしている。
【0003】そして、上記波形等化器においては、その
用いられる機器の伝送系に適したものとするために、予
めそのパラメーターは製品出荷時などにおいて適正に調
整された上で固定されるのが通例である。
【0004】ところが、例えば、記録再生装置では、磁
気ヘッドと磁気テープや光ピックアップと光ディスクな
どの特性の経時変化や環境変化などの様々な要因によっ
て再生系の周波数特性に変動が生じる。このような変動
があるとその波形等化器はその伝送系に適したものでは
なくなってしまい、エラーが増加する。このため、波形
等化器としては、再生系の周波数特性の変動に対応して
常に最適な状態を維持できる機能を備えた自動等化器が
望まれるようになっている。
【0005】従来の自動等化器としては、信号誤り率を
評価関数として波形等化器の特性パラメーターを自動的
に変化させるものが知られている(特開平2−2397
31号公報(H04B3/06)参照)。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来の自動等化器では、等化器を最適な状態に設定できる
ものの、信号の誤り率を評価関数としているために、特
性パラメータを決定するためのデータ量がかなり多く必
要になり、このため最適な状態に収束するまでの時間が
長くなるという欠点がある。
【0007】本発明は、上記の事情に鑑み、最適な状態
に収束するまでの時間を短くすることが可能な自動等化
器を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明の自動等価器は、
1箇所或いはそれ以上の箇所における各々の利得が変更
可能な等化器と、上記等化器からの与えられる出力信号
がどの範囲に入るか判別して、データを分類する手段
と、分類されたデータ毎に期待値を演算し、算出された
期待値と上記等化器の出力信号に基づく信号レベルとの
差分を抽出する手段と、上記の差分データから等化誤差
算出する手段と、この等化誤差に基づき当該誤差が小
さくなるように上記等化器の利得を変更する手段とを具
備していることを特徴としている。
【0009】また、上記構成において、ある時点の等価
器の利得より次の時点の等価器の利得の変更時の変更量
を固定値に設定しするようにしてもよい。
【0010】
【0011】また、上記いずれかの構成において、前記
等化器のタップ係数最小変更量、及び、等化誤差を求め
るために必要となるデータ量が、前記タップ係数最小変
更量の変化に対する収束確率をデータ量について求めた
関係に基づいて定められていてもよい。
【0012】また、上記の構成において、再生系の信号
ノイズ比によって定まる前記関係の飽和状態における前
記データ量のうちのデータ量の少ないものが当該再生系
のデータ量として採用されるとともに、そのデータ量で
の前記収束確率が95%以上のときのタップ係数最小変
更量の値以上の値が当該再生系のタップ係数最小変更量
として採用されていてもよい。
【0013】
【作用】上記第1ないし第3の構成によれば、上記等化
器で波形等化された信号からデータを識別し(例えば、
0,1や−1,0,1)、この識別されたデータごとに
期待値が設定され、この期待値と上記等化器の出力信号
に基づく信号レベルとの差分が求められ、更に、この差
分データから等化誤差が求められる。そして、この等化
誤差が小さくなるようにパラメータが設定されることに
なる。このように、信号誤り率ではなくて上記の等化誤
差を求めてパラメータを設定するものであり、上記等化
誤差を求めるために必要となるデータ量は信号誤り率を
求める場合のデータ量に較べて少なくて済むため、短時
間で高精度な等化特性の設定が可能となる。
【0014】
【0015】
【0016】
【0017】ところで、等化器のタップ係数最小変更量
が小さいほどきめ細かな等化特性の制御が可能となる
が、タップ係数を変更したときの等化誤差の変化が小さ
いため、再生データの違いやノイズによる等化誤差のば
らつきの影響によって、等化誤差が最小となるところ
(収束点)に前記タップ係数を迅速にもっていくことが
できない場合が起こり得る。また、等化誤差を求めるた
めに必要となるデータ数を多くするほど等化誤差のばら
つきを小さくできるのであるが、前記データ数をいくら
増やしても、必要とする収束確率を得るのに必要なタッ
プ係数最小変更量が殆ど小さくならない状態、即ち、飽
和状態が生じる。
【0018】上記第4の構成によれば、必要な収束確率
を得つつ、データ数をできるだけ少なくして収束速度を
早めるとともに、タップ係数最小変更量をできるだけ小
さくしてきめ細かい制御を行うことができる。
【0019】
【実施例】
(実施例1)以下、本発明をその実施例を示す図に基づ
いて説明する。
【0020】本実施例では、ディジタルVTRの自動等
化器を示す。また、このディジタルVTRにおいて、デ
ータ検出は、パーシャルレスポンスクラスIVを用いて
行っている。
【0021】図1はパーシャルレスポンスクラスIVを
説明する図であり、同図の(a)には信号の変換要素を
示し、同図の(b)には各要素により変換された信号波
形を示している。以下、パーシャルレスポンスクラスI
Vについて上記の図1を用いて簡単に説明する。入力信
号(A)は、デジタル変調(I−NRZI方式)によっ
て信号(B)に変調されてヘッドテープ系にて記録され
る。そして、これを再生した信号(C)はトランスバー
サルフィルタを経ることにより波形等化された信号
(D)となり、更にアナログ1ビット遅延されて信号
(E)となり、比較器によって出力信号(F)を得る。
即ち、図の例では、“…,1,0,1,…”となる入力
信号(A)は、最終的に出力信号(F)において“…,
1,0,1,…”となり、再生が行われたことになる。
【0022】図2に本実施例の自動等化器を示す。再生
信号(10)は、再生アンプ1にて増幅されて再生信号
(12)とされた後、2系統に分けられ、一方は等化回
路2に入力され、他方はクロック再生回路3に入力され
る。クロック再生回路3からは、再生信号に同期したク
ロックが生成され、データ検出回路4および差分抽出回
路5に入力される。
【0023】等化回路2は、増幅された再生信号(1
2)を波形等化し、この波形等化した信号(13)をデ
ータ検出回路4に出力する。
【0024】図3は等化回路2を示したブロック図であ
る。等化回路2は、再生信号(12)の信号入力線上に
設けられた遅延素子20,21,22,23と、再生信
号(12)及び上記の遅延素子20,22,23にて遅
延された出力を入力し、これに各々設定されたタップ係
数を乗算した値を出力する利得調整回路25,26,2
7,28と、これら利得調整回路25〜28の出力及び
遅延素子21の出力を加算して出力する加算器24とを
備えて成る。
【0025】上記利得調整回路のうち利得調整回路2
5,28のタップ係数は固定になっているが、利得調整
回路26,27については、タップ係数変更回路7から
のタップ係数変更信号によって各々タップ係数が変更さ
れるようになっている。
【0026】データ検出回路4は、アナログ1ビット遅
延出力(17)及び識別データ(14)を差分抽出回路
5に出力するとともに、再生出力データ(11)を出力
するものである。
【0027】図4はデータ検出回路4を示したブロック
図である。データ検出回路4は、アナログ1ビット遅延
回路41、検出レベル作成回路42、比較器43、及び
データ検出部44を備えて成る。
【0028】アナログ1ビット遅延回路41は、前述の
パーシャルレスポンスクラスIVにおける信号(E)の
生成動作を行うものであり、アナログ1ビット遅延出力
(17)を生成する。
【0029】検出レベル作成回路42は、アナログ1ビ
ット遅延出力(17)が−1,0,1のうちどの値とな
るかの基準となる検出レベル(61),(62)を比較
器43に出力する。
【0030】比較器43は、アナログ1ビット遅延出力
(17)と、検出レベル(61),(62)とを入力
し、−1,0,1のいずれかである識別データ(14)
を差分抽出回路5に出力する。識別データ(14)は,
上記の出力(17)が検出レベル(61)より高ければ
“1”とされ、検出レベル(61)と(62)の間であ
れば“0”とされ、検出レベル(62)より低ければ
“−1”とされる。
【0031】データ検出部44は、識別データ(14)
を入力し、“−1”に対して“1”を、“0”に対して
“0”を、“1”に対して“1”を再生出力データ(1
1)として出力する。
【0032】差分抽出回路5は、アナログ1ビット遅延
出力(17)と識別データ(14)とを入力し、期待値
(63),(64),(65)を生成するとともに、差
分データ(15)を判定回路6に出力するようになって
いる。
【0033】図5は、差分抽出回路5を示したブロック
図である。差分抽出回路5は、A/D変換器30、期待
値演算回路31,32,33、切替え器34、及び差分
演算回路35を備える。
【0034】A/D変換器30は、アナログ1ビット遅
延出力(17)をディジタル化した値を期待値演算回路
31,32,33、及び差分演算回路35に出力する。
【0035】期待値演算回路31,32,33は、識別
データ“−1”,“0”,“1”ごとの期待値(6
3),(64),(65)をそれぞれ演算により求め
る。例えば、期待値演算回路31は、データ“−1”と
判断されたときのアナログ1ビット遅延出力(17)を
N個(N>1)保持し、そのレベルの平均値(或いは2
乗平均値)を期待値(63)とする。同様に、期待値演
算回路32,33は、データ“0”,“1”と判断され
たアナログ1ビット遅延出力(17)のN個のレベルの
平均をそれぞれ期待値(64),(65)とする。
【0036】この具体的動作を期待値演算回路33につ
いて説明する。この演算回路33はN個分のディジタル
データ格納部を有しており、識別データ(14)が
“1”のときのディジタル化された遅延出力(17)を
取り込んで最も古いデータの格納部分に書き込み、これ
を含めた新たなN個の値の合計値をNで割った値を期待
値(65)として出力する。即ち、識別データ(14)
が“1”とされる毎にデータを更新してN個の移動平均
を算出する。他の期待値演算回路31,32についても
同様である。
【0037】切替え器34は、識別データ(14)のデ
ータに従って期待値演算回路31,32,33の出力を
切り換えて差分演算回路35に出力する。例えば、識別
データ(14)が“1”であれば、期待値演算回路33
が選択され、その出力である期待値(65)が差分演算
回路35に入力されることになる。識別データとして他
のデータ“0”,“−1”が入力されればそれに従った
切替えがなされる。
【0038】差分値演算回路35は、アナログ1ビット
遅延出力(17)をディジタル化した値と、期待値(6
3),(64),(65)のうち上記の切替え器34で
選択された期待値との差分を演算して差分データ(1
5)を出力する。
【0039】判定回路6は、差分抽出回路5から順次出
力されてくる差分データ(15)を入力し、これに基づ
いて等化誤差を算出し、更に、この等化誤差からタップ
係数変更信号をタップ係数変更回路7に出力する。タッ
プ係数変更回路7は上記の変更信号に基づいてタップ係
数(16a),(16b)を出力する。
【0040】具体的には、判定回路6は、M個分の差分
データ格納部を有しており、M個の差分データの総和か
ら等化誤差を算出してこの等化誤差を記憶し、新たなタ
ップ係数変更信号を求め、これをタップ係数変更回路7
に出力する。そして、この新たなタップ係数変更信号に
よるタップ係数(16a),(16b)で得られるその
後のM個の差分データの総和から再び等化誤差を算出し
てこれを記憶し、これと前回記憶した等化誤差との比較
で、等化誤差が小さくなる方向に再び新たなタップ係数
変更信号を求め、これをタップ係数変更回路7に出力す
ることを繰り返す。
【0041】次に、上記のタップ係数変更の一連の動作
について図6を用いて詳しく述べる。図6は、アナログ
1ビット遅延出力(17)と、検出レベル(61),
(62)と、期待値(63),(64),(65)との
関係を示したグラフである。図中のa1 ,a2 ,…,a
15は、クロック再生回路3によるクロックに基づきデー
タ検出回路4から出力されるアナログ1ビット遅延出力
(17)の検出位置を示している。
【0042】信号位置a1 では、信号レベルは検出レベ
ル(62)より低いのでデータ“−1”というように検
出される。ここで、このデータ“−1”に対する期待値
は期待値(63)であり、その差分データは図中のΔa
1 となる。その次の信号位置a2 での信号レベルは検出
レベル(61)より高いのでデータ“1”というように
検出され、このデータ“1”に対する期待値は期待値
(65)であるのでその差分データはΔa2 となる。ま
た、信号位置a3 では信号レベルは検出レベル(6
1),(62)の間であるのでデータ“0”というよう
に検出され、このデータ“0”に対する期待値は期待値
(64)であり、その差分データはΔa3 となる。以
下、同様に差分データが求められていく。
【0043】上記差分データの算出処理をM回行うこと
により、差分データ列(Δa1 ,Δa2 ,…,Δam
が得られ、これを累積加算して等化誤差S0 を得る。次
に、利得調整回路26のタップ係数(16a)をC-1
してこれをそのまま(タップ係数変更信号は不変更)維
持し、利得調整回路27のタップ係数(16b)をC1
として、C1 +ΔC1 となるようにタップ係数変更信号
を生成する。その後、上記処理を同じくM回行うことに
よって新たな等化誤差S1 を得る。ここで、S0 >S1
となったときは、利得調整回路27のタップ係数C1
ΔC1 を更に同一方向へΔC1 変化させてC1 +2ΔC
1 となるようにタップ係数変更信号を生成する。逆に、
0 <S1 となったときは、利得調整回路27のタップ
係数がC1 −ΔC1 となるようにタップ係数変更信号を
生成する。なお、S0 =S1 となった場合は利得調整回
路27のタップ係数はどちらに変更させてもよい。
【0044】利得調整回路27のタップ係数の変更をP
回(Pは1以上)繰り返した後、利得調整回路26のタ
ップ係数C-1の変更を同様にP回繰り返す。そして、こ
の一対回のタップ係数の変更動作を更に何回か繰り返す
ことにより、高精度な等化特性の設定が可能となる。
【0045】以上のように、信号誤り率ではなくて上記
の等化誤差を求めてパラメータを設定するものであるか
ら、上記等化誤差を求めるために必要となるデータ量は
信号誤り率を求める場合のデータ量に較べて少なくて済
み、短時間で高精度な等化特性の設定が可能となる。例
えば、上記のMを103 個としても、従来の信号の誤り
率を評価関数とする場合に較べ、特性パラメータを決定
するためのデータ量はかなり少なく、最適な状態に収束
するまでの時間が短くなる。また、アナログ1ビット遅
延出力(17)の信号レベルから識別データごとの期待
値を生成するので、上記信号レベルが変動する場合(記
録再生装置において倍速(2倍,3倍,1/2倍等)再
生を行う場合)にも対応することができる。
【0046】(実施例2)以下、本発明の他の実施例を
説明する。
【0047】本実施例の自動等化器は、差分データから
等化誤差を生成する点で実施例1と同じであるが、実施
例1が差分データ列(Δa1 ,Δa2 ,…,Δam )を
累積加算して等化誤差Sを得る(S=ΣΔai )のに対
し、本実施例では、図8に示すように、検出点の期待値
i によって差分Δai を正規化することにより等化誤
差S′を得ている。即ち、等化誤差S′は、S′=ΣΔ
i /Li による演算により求めている。
【0048】このため、本実施例では、図7及び図9に
示すように、差分値演算回路35′は、アナログ1ビッ
ト遅延出力(17)をディジタル化した値と、切替え器
34′を経て供給される各データについての期待値との
差分Δai を差分演算器35b′にて演算するととも
に、更に除算器35a′を有し、この除算器35a′に
て差分Δai をデータ“1”についての期待値Li で割
り算し、この割り算した値を差分データ(15′)とし
て出力する。
【0049】そして、判定回路6は、上記の差分データ
(15′)を入力し、これを累積加算器にて累積加算し
て等化誤差S′を算出し、実施例1と同様、タップ係数
変更信号をタップ係数変更回路7に出力する。
【0050】これにより、一層良好な等化特性が安定し
て得られることになる。即ち、実施例1の構成では、等
化器の出力信号に基づく信号レベルから識別データごと
の期待値を生成し、倍速再生にも対応できるようにして
いるものの、時にこの倍速再生で等化特性が最適になる
状態に収束できない場合が生じる。この点、本実施例の
構成によれば、差分を期待値Li (基準レベル)で正規
化して等化誤差S′を得るので、倍速再生時(振幅変動
有)でも、通常再生時(振幅一定)と同様に良好な特性
が安定して得られる。
【0051】また、本実施例では、データ“1”につい
ての期待値(65)を生成する期待値演算回路32を一
つだけ備えることとして回路構成の簡素化を図ってい
る。これは、期待値(64)は略“0”であるので0レ
ベルに固定することができ、期待値(63)と(65)
の絶対値は同じで正負逆の関係にあり、いずれかを入力
して他方はそれと逆レベルにすればよい。そこで、切替
え器34′に、かかる0レベル出力機能と逆レベル出力
機能を持たせるとともに、信号(14)による切換動作
でこれら3つの期待値を切り換えて出力することによ
り、上記のごとく回路構成の簡素化を図っている。
【0052】なお、以上の実施例では、パーシャルレス
ポンスクラスIVの3値検出で行ったが、この3値検出
だけでなく、積分検出などの2値検出やパーシャルレス
ポンスの他のクラス(2値検出,5値検出)でも同様に
自動等化器を構成できる。また、タップ係数が可変な利
得調整回路を2系統としたが、3系統以上としてもよい
ものであり、更に、等化誤差を得た後のタップ係数の設
定方法についても前述した方法に限らず、他の方法を用
いてもよいものである。また、通常再生と倍速再生と
で、等化誤差S(S=ΣΔai )と等化誤差S′(S′
=ΣΔai /Li)とを切り換えて出力するようにして
もよい。
【0053】(実施例3)以下、本発明の他の実施例に
ついて説明する。本実施例は、等化回路2におけるタッ
プ係数の変更が可能な利得調整回路26,27のタップ
係数最小変更量に関するものである。
【0054】タップ係数最小変更量が小さいほどきめ細
かな等化特性の制御が可能となるが、タップ係数を変更
したときの等化誤差の変化が小さいため、再生データの
違いやノイズによる等化誤差のばらつきの影響によっ
て、等化誤差が最小となるところ(収束点)に前記タッ
プ係数をもっていくことができない場合が起こり得る。
また、等化誤差を求めるために必要となるデータ数を多
くするほど等化誤差のばらつきを小さくできるのである
が、前記データ数をいくら増やしても、必要とする収束
率(例えば、95%)を得るのに必要なタップ係数最小
変更量が殆ど小さくならない状態が生じる。
【0055】図10は、或るテープ/ヘッド系(再生
系)についてのタップ係数最小変更量に対する収束率を
示したグラフであり、等化誤差を求めるために必要とな
るデータ数が1000個、2000個、3000個、4
000個、及び5000個の場合について各々示してい
る。この図から分かるように、例えば、タップ係数最小
変更量を1/35(図3の図中Sで示すセンタータップ
の係数を“1”としたときの値)とした場合、データ数
が1000個では収束率は15%であり、データ数が2
000個では収束率は70%であり、データ数が300
0個以上である場合には、収束率はどれも95%とな
る。
【0056】図10のテープ/ヘッド系においては、デ
ータ数を3000個以上としても収束率に殆ど変化がな
い(以下、この状態を飽和状態という)。そして、タッ
プ係数最小変更量はできるだけ小さい方がきめ細かい制
御を行う上で望ましく、また、収束率としては95%以
上を確保するのが望ましい。このことから、図10のテ
ープ/ヘッド系では、データ数を3000個とし、タッ
プ係数最小変更量を1/35に設定した。なお、データ
数を3000個とする場合は、タップ係数最小変更量を
1/35以上にしても収束率95%以上を確保すること
ができる。
【0057】前述の飽和状態が生じてしまうのは、テー
プ/ヘッド系のノイズが影響するためと考えられる。テ
ープ/ヘッド系のノイズはC/Nで表され、従って、こ
のC/Nとの関係で定まる上記飽和状態において、最低
個数のデータ数を採用するとともに、収束率95%(9
0%以上でも実用に耐え得る)を確保し得るタップ係数
最小変更量を設定すればよいことになる。上記の図10
の場合であれば、タップ係数最小変更量を1/35とす
ればよい。ただし、今後、テープ/ヘッド系のC/Nが
向上すれば、タップ係数最小変更量として、1/40等
を採用し得る可能性もある。
【0058】上記図10に示したデータを得たときの測
定条件は、W−C/Nが26dBであった。W−C/N
を得るには、ナイキスト周波数を記録再生し、そのとき
のナイキスト周波数の再生レベル(peak−to−p
eak)をC(キャリア)とし、また、N(ノイズ)
は、周波数が0からクロック周波数までのノイズを積分
したものをrms(root mean squar
e)で数値化すればよい。
【0059】また、上記の図10に示したデータを得る
ときの測定条件として、タップの更新があるが、この更
新方法としては、例えば、以下のケース1〜ケース4の
4つの手法がある。図10においては、ケース1の手法
を用いた。なお、ケース1の手法は、実施例1で既に述
べた手法でもある。
【0060】ケース1の手法は、模式的に示すと、図1
1の(a)のようになり、一方のタップ(C-1又は
1 )を仮固定し、他方のタップを更新し、この条件で
等化誤差が最小となれば、仮固定されるタップ係数と更
新されるタップ係数を入れ換えてこれを繰り返し行い、
入れ換えても最小であればそこで固定する方法である。
【0061】ケース2の手法は、模式的に示すと、図1
1の(b)のようになり、現在のタップ係数と4方向の
タップ係数での等化誤差を計算し、この中で等化誤差が
最小となる方向へタップ係数を変更し、現在のタップ係
数で最小になればそこで固定する方法である。
【0062】ケース3の手法は、模式的に示すと、図1
1の(c)のようになり、現在のタップ係数と4方向の
タップ係数での等化誤差を計算し、この中で等化誤差の
最小と最大の情報から8方向へタップ係数を更新し、現
在のタップ係数で最小になればそこで固定する方法であ
る。
【0063】ケース4の手法は、模式的に示すと、図1
1の(d)のようになり、現在のタップ係数と8方向の
タップ係数での等化誤差を計算し、この中で等化誤差が
最小となる方向へタップ係数を更新し、現在のタップ係
数で最小になればそこで固定する方法である。
【0064】以上のケース2〜4の手法であれば、ケー
ス1の手法よりも等化誤差を最小点に収束させる範囲を
広くすることが可能となる。
【0065】また、タップ係数の変更量の制御方法とし
ては、例えば、以下の3つのケースが考えられる。な
お、図10においては、ケースAの手法を用いた。
【0066】ケースA:1ステップ(前述のようにして
採用されたタップ係数最小変更量×1)ずつ変化させ
る。
【0067】ケースB:2ステップ(前述のようにして
採用されたタップ係数最小変更量×2)ずつ変化させ、
等化誤差が最小となれば次に1ステップずつ変化させ
る。
【0068】ケースC:4ステップ(前述のようにして
採用されたタップ係数最小変更量×4)ずつ変化させ、
等化誤差が最小となれば次に1ステップずつ変化させ
る。
【0069】以上のケースにおいて、等化誤差を最小点
に収束させる範囲は、A,B,Cの順に広くなる。
【0070】
【発明の効果】以上のように、本発明によれば、等化誤
差を求めるために必要となるデータ量は信号誤り率を求
める場合のデータ量に較べて少なくて済むので、短時間
で高精度な等化特性の設定が行える。また、等化器の出
力信号に基づく信号レベルから識別データごとの期待値
を生成することにより、上記信号レベルが変動する場合
にも対応することができる。
【図面の簡単な説明】
【図1】パーシャルレスポンスレベルIVの説明図であ
る。
【図2】本発明の自動等化器を示すブロック図である。
【図3】等化器を示すブロック図である。
【図4】データ検出回路を示すブロック図である。
【図5】差分抽出回路を示すブロック図である。
【図6】アナログ1ビット遅延出力と、検出レベルと、
期待値との関係、並びに差分データを示すグラフであ
る。
【図7】差分抽出回路の他の例を示すブロック図であ
る。
【図8】アナログ1ビット遅延出力と、検出レベルと、
期待値との関係、並びに差分データを示すグラフであ
る。
【図9】本発明の他の自動等化器における差分演算回路
のブロック図である。
【図10】本発明の或るテープ/ヘッド系におけるタッ
プ係数最小変更量と収束率との関係を示したグラフであ
る。
【図11】本発明のタップ更新方法を示す模式図であ
る。
【符号の説明】
2 等化回路 4 データ検出回路 5 差分抽出回路 6 判定回路 7 タップ係数変更回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−291879(JP,A) 特開 平5−227059(JP,A) 特開 平2−165738(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04B 3/06

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 1箇所或いはそれ以上の箇所における各
    々の利得が変更可能な等化器と、上記等化器からの与え
    られる出力信号がどの範囲に入るか判別して、データを
    分類する手段と、分類されたデータ毎に期待値を演算
    し、算出された期待値と上記等化器の出力信号に基づく
    信号レベルとの差分を抽出する手段と、上記の差分デー
    タから等化誤差を算出する手段と、この等化誤差に基づ
    き当該誤差が小さくなるように上記等化器の利得を変更
    する手段とを具備していることを特徴とする自動等化
    器。
  2. 【請求項2】 ある時点の等価器の利得より次の時点の
    等価器の利得の変更時の変更量を固定値に設定したこと
    を特徴とする請求項1に記載の自動等化器。
  3. 【請求項3】 前記等化器の固定値で構成されるタップ
    係数最小変更量、及び、等化誤差を求めるために必要と
    なるデータ量が、前記タップ係数最小変更量の変化に対
    する収束確率をデータ量について求めた関係に基づいて
    定められていることを特徴とする請求項2に記載の自動
    等化器。
  4. 【請求項4】 再生系の信号ノイズ比によって定まる前
    記関係の飽和状態における前記データ量のうちのデータ
    量の少ないものが当該再生系のデータ量として採用され
    るとともに、そのデータ量での前記収束確率が95%
    上のときのタップ係数最小変更量の値以上の値が当該再
    生系のタップ係数最小変更量として採用されていること
    を特徴とする請求項に記載の自動等化器。
JP24558494A 1993-12-21 1994-10-11 自動等化器 Expired - Fee Related JP3515186B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24558494A JP3515186B2 (ja) 1993-12-21 1994-10-11 自動等化器

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP32183693 1993-12-21
JP6-105798 1994-05-19
JP10579894 1994-05-19
JP5-321836 1994-05-19
JP24558494A JP3515186B2 (ja) 1993-12-21 1994-10-11 自動等化器

Publications (2)

Publication Number Publication Date
JPH0837478A JPH0837478A (ja) 1996-02-06
JP3515186B2 true JP3515186B2 (ja) 2004-04-05

Family

ID=27310579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24558494A Expired - Fee Related JP3515186B2 (ja) 1993-12-21 1994-10-11 自動等化器

Country Status (1)

Country Link
JP (1) JP3515186B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830956B2 (en) 2003-02-05 2010-11-09 Fujitsu Limited Method and system for processing a sampled signal
JP4554972B2 (ja) 2003-04-11 2010-09-29 日本電気株式会社 光学情報媒体の再生信号等化方法及び光学情報記録再生装置
JP4682742B2 (ja) * 2005-08-09 2011-05-11 株式会社日立製作所 光ディスク装置及び、光ディスク再生方法

Also Published As

Publication number Publication date
JPH0837478A (ja) 1996-02-06

Similar Documents

Publication Publication Date Title
US6934233B2 (en) Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium
US5418660A (en) Information processing apparatus for processing reproduction signal having nonlinear characteristics
US6836511B1 (en) Apparatus for processing a reproduced digital signal
US6278675B1 (en) Waveform equalizer for use in a recorded information reproducing apparatus
US5361327A (en) Waveform equalizer apparatus formed of neural network, and method of designing same
US6980385B2 (en) Apparatus for information recording and reproducing
US6836456B2 (en) Information reproducing apparatus
US5970091A (en) Equalizer having a processing unit for selecting a coefficient out of a coefficient table
US6819724B2 (en) Viterbi decoder and Viterbi decoding method
JPH10134513A (ja) 波形等化回路
JP2853671B2 (ja) 情報検出装置
JPH065016A (ja) データ検出装置
JP3515186B2 (ja) 自動等化器
US20050053174A1 (en) Device and method for data reproduction
US7441177B2 (en) Information reproduction apparatus and method using maximum likelihood decoding
JP2806331B2 (ja) 波形等化回路
JP3060884B2 (ja) 自動等化回路
JP3395716B2 (ja) ディジタル信号再生装置
JP3140298B2 (ja) チャージポンプ型d/aコンバータ
US5768246A (en) Method and apparatus for recording and reproducing digital data using frequency domain conversion and detection
JPH0963194A (ja) 自動等化器
JP2002032967A (ja) 再生装置
JP3994987B2 (ja) 再生装置
JPH08329626A (ja) ディジタルデータの補間装置、再生装置、記録装置及び補間方法
JPH09106626A (ja) データ処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040115

LAPS Cancellation because of no payment of annual fees