JPH0963194A

JPH0963194A - 自動等化器

Info

Publication number: JPH0963194A
Application number: JP21603395A
Authority: JP
Inventors: Katsuhiko Matsushita; 克彦松下
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1995-08-24
Filing date: 1995-08-24
Publication date: 1997-03-07

Abstract

(57)【要約】【課題】回路規模を大きくすることなく高精度の期待
値を生成して高精度な波形歪補償等が行える自動等化器
を提供する。【解決手段】絶対値回路７１ａと、加算器７１ｂと、
除算器７１ｃと、乗算器７１ｅと、遅延回路７１ｄとを
備え、期待値Ｘ_Tを、Ｘ_T＝｛（Ｎ−１）×Ｘ_T-DT＋｜Ｓ_T｜｝／Ｎにより求める期待値算出回路７１を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル信号を
記録再生する装置或いは通信装置等に用いられる等化器
であって、特にパラメーターを自動的に最適設定できる
自動等化器に関するものである。

【０００２】

【従来の技術】一般に、ディジタル信号の再生や通信に
際して発生するディジタルデータのエラーを低減するた
めに波形等化器が用いられる。例えば、ディジタルＶＴ
Ｒなどの記録再生装置の再生系では、トランスバーサル
フィルタなどで構成される波形等化器により、記録再生
での高域の劣化や波形歪みを補償してディジタルデータ
が正しく検出されるようにしている。

【０００３】そして、上記波形等化器においては、その
用いられる機器の伝送系に適したものとするために、予
めそのパラメーターは製品出荷時などにおいて適正に調
整された上で固定されるのが通例である。

【０００４】ところが、例えば、記録再生装置では、磁
気ヘッドと磁気テープや光ピックアップと光ディスクな
どの特性の経時変化や環境変化などの様々な要因によっ
て再生系の周波数特性に変動が生じる。このような変動
があるとその波形等化器はその伝送系に適したものでは
なくなってしまい、エラーが増加する。このため、波形
等化器としては、再生系の周波数特性の変動に対応して
常に最適な状態を維持できる機能を備えた自動等化器が
望まれるようになっている。

【０００５】従来の自動等化器としては、信号誤り率を
評価関数として波形等化器の特性パラメーターを自動的
に変化させるものが知られている（特開平２−２３９７
３１号公報（Ｈ０４Ｂ３／０６）参照）。

【０００６】しかしながら、上記従来の自動等化器で
は、等化器を最適な状態に設定できるものの、信号の誤
り率を評価関数としているために、特性パラメータを決
定するためのデータ量がかなり多く必要になり、このた
め最適な状態に収束するまでの時間が長くなるという欠
点がある。

【０００７】そこで、本願出願人は、最適な状態に収束
するまでの時間を短くすることが可能な自動等化器に関
する出願を先に行った。この先の出願では、ディジタル
ＶＴＲの自動等化器が示されており、また、このディジ
タルＶＴＲにおいて、データ検出は、パーシャルレスポ
ンスクラスＩＶが用いた例を示している。

【０００８】図３はパーシャルレスポンスクラスＩＶを
説明する図であり、同図の（ａ）には信号の変換要素を
示し、同図の（ｂ）には各要素により変換された信号波
形を示している。以下、パーシャルレスポンスクラスＩ
Ｖについて上記の図３を用いて簡単に説明する。入力信
号（Ａ）は、デジタル変調（Ｉ−ＮＲＺＩ方式）によっ
て信号（Ｂ）に変調されてヘッドテープ系にて記録され
る。そして、これを再生した信号（Ｃ）はトランスバー
サルフィルタを経ることにより波形等化された信号
（Ｄ）となり、更にアナログ１ビット遅延されて信号
（Ｅ）となり、比較器によって出力信号（Ｆ）を得る。
即ち、図の例では、“…，１，０，１，…”となる入力
信号（Ａ）は、最終的に出力信号（Ｆ）において“…，
１，０，１，…”となり、再生が行われたことになる。

【０００９】図４に自動等化器を示す。再生信号（１
０）は、再生アンプ１にて増幅されて再生信号（１２）
とされた後、２系統に分けられ、一方は等化回路２に入
力され、他方はクロック再生回路３に入力される。クロ
ック再生回路３からは、再生信号に同期したクロックが
生成され、データ検出回路４および差分抽出回路５に入
力される。

【００１０】等化回路２は、増幅された再生信号（１
２）を波形等化し、この波形等化した信号（１３）をデ
ータ検出回路４に出力する。

【００１１】図５は等化回路２を示したブロック図であ
る。等化回路２は、再生信号（１２）の信号入力線上に
設けられた遅延素子２０，２１，２２，２３と、再生信
号（１２）及び上記の遅延素子２０，２２，２３にて遅
延された出力を入力し、これに各々設定されたタップ係
数を乗算した値を出力する利得調整回路２５，２６，２
７，２８と、これら利得調整回路２５〜２８の出力及び
遅延素子２１の出力を加算して出力する加算器２４とを
備えて成る。

【００１２】上記利得調整回路のうち利得調整回路２
５，２８のタップ係数は固定になっているが、利得調整
回路２６，２７については、タップ係数変更回路７から
のタップ係数変更信号によって各々タップ係数が変更さ
れるようになっている。

【００１３】データ検出回路４は、アナログ１ビット遅
延出力（１７）及び識別データ（１４）を差分抽出回路
５に出力するとともに、再生出力データ（１１）を出力
するものである。

【００１４】図６はデータ検出回路４を示したブロック
図である。データ検出回路４は、アナログ１ビット遅延
回路４１、検出レベル作成回路４２、比較器４３、及び
データ検出部４４を備えて成る。

【００１５】アナログ１ビット遅延回路４１は、前述の
パーシャルレスポンスクラスＩＶにおける信号（Ｅ）の
生成動作を行うものであり、アナログ１ビット遅延出力
（１７）を生成する。

【００１６】検出レベル作成回路４２は、アナログ１ビ
ット遅延出力（１７）が−１，０，１のうちどの値とな
るかの基準となる検出レベル（６１），（６２）を比較
器４３に出力する。

【００１７】比較器４３は、アナログ１ビット遅延出力
（１７）と、検出レベル（６１），（６２）とを入力
し、−１，０，１のいずれかである識別データ（１４）
を差分抽出回路５に出力する。識別データ（１４）は，
上記の出力（１７）が検出レベル（６１）より高ければ
“１”とされ、検出レベル（６１）と（６２）の間であ
れば“０”とされ、検出レベル（６２）より低ければ
“−１”とされる。

【００１８】データ検出部４４は、識別データ（１４）
を入力し、“−１”に対して“１”を、“０”に対して
“０”を、“１”に対して“１”を再生出力データ（１
１）として出力する。

【００１９】差分抽出回路５は、アナログ１ビット遅延
出力（１７）と識別データ（１４）とを入力し、期待値
（６３），（６４），（６５）を生成するとともに、差
分データ（１５）を判定回路６に出力するようになって
いる。

【００２０】図７は、差分抽出回路５を示したブロック
図である。差分抽出回路５は、Ａ／Ｄ変換器３０、期待
値算出回路３１，３２，３３、切替え器３４、及び差分
演算回路３５を備える。

【００２１】Ａ／Ｄ変換器３０は、アナログ１ビット遅
延出力（１７）をディジタル化した値を期待値算出回路
３１，３２，３３、及び差分演算回路３５に出力する。

【００２２】期待値算出回路３１，３２，３３は、識別
データ“−１”，“０”，“１”ごとの期待値（６
３），（６４），（６５）をそれぞれ演算により求め
る。例えば、期待値算出回路３１は、データ“−１”と
判断されたときのアナログ１ビット遅延出力（１７）を
Ｌ個（Ｌ＞１）保持し、そのレベルの平均値（或いは２
乗平均値）を期待値（６３）とする。同様に、期待値算
出回路３２，３３は、データ“０”，“１”と判断され
たアナログ１ビット遅延出力（１７）のＬ個のレベルの
平均をそれぞれ期待値（６４），（６５）とする。

【００２３】この具体的動作を期待値算出回路３３につ
いて説明する。この算出回路３３はＬ個分のディジタル
データ格納部を有しており、識別データ（１４）が
“１”のときのディジタル化された遅延出力（１７）を
取り込んで最も古いデータの格納部分に書き込み、これ
を含めた新たなＬ個の値の合計値をＬで割った値を期待
値（６５）として出力する。即ち、識別データ（１４）
が“１”とされる毎にデータを更新してＬ個の移動平均
を算出する。他の期待値算出回路３１，３２についても
同様である。

【００２４】切替え器３４は、識別データ（１４）のデ
ータに従って期待値算出回路３１，３２，３３の出力を
切り換えて差分演算回路３５に出力する。例えば、識別
データ（１４）が“１”であれば、期待値算出回路３３
が選択され、その出力である期待値（６５）が差分演算
回路３５に入力されることになる。識別データとして他
のデータ“０”，“−１”が入力されればそれに従った
切替えがなされる。

【００２５】差分値演算回路３５は、アナログ１ビット
遅延出力（１７）をディジタル化した値と、期待値（６
３），（６４），（６５）のうち上記の切替え器３４で
選択された期待値との差分を演算して差分データ（１
５）を出力する。

【００２６】判定回路６は、差分抽出回路５から順次出
力されてくる差分データ（１５）を入力し、これに基づ
いて等化誤差を算出し、更に、この等化誤差からタップ
係数変更信号をタップ係数変更回路７に出力する。タッ
プ係数変更回路７は上記の変更信号に基づいてタップ係
数（１６ａ），（１６ｂ）を出力する。

【００２７】具体的には、判定回路６は、Ｍ個分の差分
データ格納部を有しており、Ｍ個の差分データの総和か
ら等化誤差を算出してこの等化誤差を記憶し、新たなタ
ップ係数変更信号を求め、これをタップ係数変更回路７
に出力する。そして、この新たなタップ係数変更信号に
よるタップ係数（１６ａ），（１６ｂ）で得られるその
後のＭ個の差分データの総和から再び等化誤差を算出し
てこれを記憶し、これと前回記憶した等化誤差との比較
で、等化誤差が小さくなる方向に再び新たなタップ係数
変更信号を求め、これをタップ係数変更回路７に出力す
ることを繰り返す。

【００２８】次に、上記のタップ係数変更の一連の動作
について図８を用いて詳しく述べる。図８は、アナログ
１ビット遅延出力（１７）と、検出レベル（６１），
（６２）と、期待値（６３），（６４），（６５）との
関係を示したグラフである。図中のａ₁，ａ₂，…，ａ
₁₅は、クロック再生回路３によるクロックに基づきデー
タ検出回路４から出力されるアナログ１ビット遅延出力
（１７）の検出位置を示している。

【００２９】信号位置ａ₁では、信号レベルは検出レベ
ル（６２）より低いのでデータ“−１”というように検
出される。ここで、このデータ“−１”に対する期待値
は期待値（６３）であり、その差分データは図中のΔａ
₁となる。その次の信号位置ａ₂での信号レベルは検出
レベル（６１）より高いのでデータ“１”というように
検出され、このデータ“１”に対する期待値は期待値
（６５）であるのでその差分データはΔａ₂となる。ま
た、信号位置ａ₃では信号レベルは検出レベル（６
１），（６２）の間であるのでデータ“０”というよう
に検出され、このデータ“０”に対する期待値は期待値
（６４）であり、その差分データはΔａ₃となる。以
下、同様に差分データが求められていく。

【００３０】上記差分データの算出処理をＭ回行うこと
により、差分データ列（Δａ₁，Δａ₂，…，Δａ_m）
が得られ、これを累積加算して等化誤差Ｓ₀を得る。次
に、利得調整回路２６のタップ係数（１６ａ）をＣ_-1と
してこれをそのまま（タップ係数変更信号は不変更）維
持し、利得調整回路２７のタップ係数（１６ｂ）をＣ ₁
として、Ｃ₁＋ΔＣ₁となるようにタップ係数変更信号
を生成する。その後、上記処理を同じくＭ回行うことに
よって新たな等化誤差Ｓ₁を得る。ここで、Ｓ ₀＞Ｓ₁
となったときは、利得調整回路２７のタップ係数Ｃ₁＋
ΔＣ₁を更に同一方向へΔＣ₁変化させてＣ₁＋２ΔＣ
₁となるようにタップ係数変更信号を生成する。逆に、
Ｓ₀＜Ｓ₁となったときは、利得調整回路２７のタップ
係数がＣ ₁−ΔＣ₁となるようにタップ係数変更信号を
生成する。なお、Ｓ₀＝Ｓ₁となった場合は利得調整回
路２７のタップ係数はどちらに変更させてもよい。

【００３１】利得調整回路２７のタップ係数の変更をＰ
回（Ｐは１以上）繰り返した後、利得調整回路２６のタ
ップ係数Ｃ_-1の変更を同様にＰ回繰り返す。そして、こ
の一対回のタップ係数の変更動作を更に何回か繰り返す
ことにより、高精度な等化特性の設定が可能となる。

【００３２】以上のように、信号誤り率ではなくて上記
の等化誤差を求めてパラメータを設定するものであるか
ら、上記等化誤差を求めるために必要となるデータ量は
信号誤り率を求める場合のデータ量に較べて少なくて済
み、短時間で高精度な等化特性の設定が可能となる。例
えば、上記のＭを１０³個としても、従来の信号の誤り
率を評価関数とする場合に較べ、特性パラメータを決定
するためのデータ量はかなり少なく、最適な状態に収束
するまでの時間が短くなる。また、アナログ１ビット遅
延出力（１７）の信号レベルから識別データごとの期待
値を生成するので、上記信号レベルが変動する場合（記
録再生装置において倍速（２倍，３倍，１／２倍等）再
生を行う場合）にも対応することができる。

【００３３】

【発明が解決しようとする課題】しかしながら、上記の
自動等化器では、期待値の生成を、アナログ１ビット遅
延出力をＬ個（Ｌ＞１）保持し、そのレベルの平均値
（或いは２乗平均値）を求めて期待値としている。高精
度の期待値を得るためには、前記Ｌを大きくする必要が
あるが、このＬを大きくすると、その分メモリが必要に
なるなど、回路規模が大きくなる欠点がある。また、上
述のごとく、アナログ１ビット遅延出力（１７）の信号
レベルから識別データごとの期待値を生成するので、信
号レベルが変動する特殊再生にも対応できるものの、よ
り高精度の期待値が求められる。

【００３４】本発明は、上記の事情に鑑み、回路規模を
大きくすることなく高精度の期待値を生成して高精度な
波形歪補償等が行える自動等化器を提供することを目的
とする。

【００３５】

【課題を解決するための手段】本発明の自動等化器は、
上記の課題を解決するために、パラメータの変更が可能
な等化器と、前記等化器の出力信号からデータを識別す
る識別手段と、識別されたデータごとに設定された時点
Ｔでの期待値Ｘ_Tと上記等化器の出力信号に基づく信号
レベルとの差分を抽出する差分抽出手段と、前記の差分
データから等化誤差を生成する誤差情報生成手段と、前
記等化誤差に基づき当該誤差が小さくなるように前記等
化器のパラメータを設定するパラメータ設定手段と、時
点ＴよりΔＴ時間前の期待値をＸ_T-DT、時点Ｔでの信号
レベルをＳ_T、Ｎを２以上の数とするとき、前記期待値
Ｘ_Tを、Ｘ_T＝｛（Ｎ−１）×Ｘ_T-DT＋｜Ｓ_T｜｝／Ｎ
により求める期待値算出回路とを備えた。

【００３６】ここで、前記期待値Ｘ_Tを｛（Ｎ−１）×
Ｘ_T-DT＋｜Ｓ_T｜｝／Ｎにより求めるには、期待値Ｘ_T
を遅延させる手段、この遅延により得られたＸ_T-DTに
（Ｎ−１）を乗算する手段、Ｎで割り算する除算手段、
及びＳ_Tの絶対値を求める手段を備えればよい。

【００３７】このように、時点Ｔでの期待値Ｘ_Tは、時
点ＴよりΔＴ時間前の期待値Ｘ_T-DTによって求められる
ので、出力信号を数多く保持してその平均値から期待値
を求める場合に比べ、回路規模を小さくできる。

【００３８】また、前記の期待値算出回路は、識別され
たデータが“１”又は“−１”のときには、前記演算に
より求めたＸ_T又はその逆符号値を期待値とし、識別さ
れたデータが“０”のときには、“０”レベルを固定的
に期待値とするように構成されていてもよい。これによ
り、期待値算出回路を識別されたデータごとに設ける必
要がなくなるので、回路規模の一層の縮小が図れる。

【００３９】また、前記Ｎが任意に設定されるように構
成されていてもよい。これにより、特殊再生や通常再生
などの場合に応じて前記Ｎを設定して最適な期待値の生
成を行うことができる。

【００４０】また、前記Ｎが２のべき数であってもよ
い。これによれば、前記のＮの除算をビットシフトによ
り実現できるので、更に回路規模を縮小できる。

【００４１】また、本発明の自動等化器は、パラメータ
の変更が可能な等化器と、前記等化器の出力信号からデ
ータを識別する識別手段と、識別されたデータごとに設
定された期待値と上記等化器の出力信号に基づく信号レ
ベルとの差分を抽出する差分抽出手段と、前記信号レベ
ルと所定レベルとを比較して前記信号レベルが所定レベ
ル以上のときに許可信号を出力するレベル判定部と、前
記許可信号が与えられたときの前記の差分データを用い
て等化誤差を生成する誤差情報生成手段と、前記等化誤
差に基づき当該誤差が小さくなるように前記等化器のパ
ラメータを設定するパラメータ設定手段とを具備した。

【００４２】ここで、例えば、特殊再生時のように再生
信号レベルが大きく変化する場合には、再生信号レベル
の低い信号から得られた差分データまでが等化誤差の算
出に使用されることになり、これによって求められた等
化誤差の精度は劣化する。しかし、前記のレベル判定部
が備えられたことで、特殊再生時にも自動等化を行うた
めの等化誤差が高精度で得られ、高精度の自動等化が可
能になる。

【００４３】

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。

【００４４】図１は、本発明の自動等化器のタップ係数
変更のための構成部分を示すブロック図である。図示し
ない等化器の出力信号は、Ａ／Ｄ変換器７０にてディジ
タル信号化（以下、このディジタル信号を出力信号（８
０）という）される。出力信号（８０）は、期待値算出
回路７１、データ検出回路７２、及び差分算出回路７３
にそれぞれ入力される。

【００４５】期待値算出回路７１は、出力信号（８０）
を入力し、差分抽出に必要とされる期待値を求める。期
待値は、データ検出回路７２からの識別データ（８１）
に基づいて、“１”，“０”，“−１”ごとに求められ
るが、この実施の形態では、識別データ“１”について
期待値を求め、“−１”についてはその逆符号の値と
し、“０”については、０レベルに固定された値とする
ようにしている。具体的構成については、後に詳しく説
明する。

【００４６】データ検出回路７２は、出力信号（８０）
と検出レベル信号とを比較することによってデータを識
別する。即ち、“１”か“０”か“−１”の識別を行
い、当該識別データ（８１）を期待値算出回路７１に供
給するとともに、“１”→“１”、“０”→“０”、
“−１”→“１”の処理を行って“１”又は“０”から
なる再生出力データ（８５）を出力するようになってい
る。なお、この実施の形態では、期待値算出回路７１か
らの期待値（８２）を入力し、その１／２の値を前記の
検出レベル信号としている。

【００４７】差分算出回路７３は、前記識別データごと
に設定された期待値算出回路７１からの期待値（８２）
と出力信号（８０）との差分を求め、この差分データ
（８３）を累積加算器７４に出力する。

【００４８】累積加算器７４は、差分データ（８３）を
Ｍ回累積加算することにより、自動等化を行うための誤
差情報信号（８４）を生成するようになっている。ま
た、累積加算器７４は、レベル判定回路７６からの判定
信号（８６）を入力し、この判定信号（８６）が累積加
算を許可する内容のときのみ差分データ（８３）の累積
加算を行うように制御される。

【００４９】レベル判定回路７６は、期待値算出回路７
１から期待値（８２）を入力する。この期待値（８２）
は再生信号レベルとみることができる。そして、この再
生信号レベルとみることができる期待値（８２）と所定
のレベル信号とを比較し、期待値（８２）が所定のレベ
ル以上のときのみ、前記累積加算器７４の累積加算を許
可する内容の前記判定信号（８６）を生成するようにな
っている。

【００５０】タップ係数制御回路７５は、前記の誤差情
報信号（８４）を入力し、この誤差情報信号（８４）に
基づいて、例えば、従来例の項で示した手法を用いて図
示しない等化器のタップ係数の変更制御を行うようにな
っている。

【００５１】図２は、前記の期待値算出回路７１を示し
たブロック図である。絶対値回路７１ａは、出力信号
（８０）を入力する。なお、以下においては、出力信号
を（Ｓ _T）と表記する。そして、この出力信号（Ｓ_T）
の絶対値｜Ｓ_T｜を生成し、加算器７１ｂに出力する。
加算器７１ｂは、前記の絶対値｜Ｓ_T｜に乗算器７１ｅ
の出力を加算するようになっている。

【００５２】乗算器７１ｅは、遅延回路７１ｄによって
時点ＴよりΔＴ（クロック周期の整数倍）時間前の期待
値Ｘ_T-DTを入力し、この期待値Ｘ_T-DTに（Ｎ−１）を乗
算する。Ｎは２以上の数（例えば、Ｎ＝１６）に設定さ
れ、また、この実施の形態では、例えば、特殊再生時と
通常再生時とでＮを変更できるようになっている。ま
た、遅延回路７１ｄは、期待値Ｘ_TをΔＴだけ遅延させ
て前記期待値Ｘ_T-DTを出力する。

【００５３】除算器７１ｃは、加算器７１ｂの出力
｛（Ｎ−１）×Ｘ_T-DT＋｜Ｓ_T｜｝を前記Ｎで除算す
る。ここで、Ｎが２のべき数であるときには、除算器７
１ｃはシフトレジスタにより構成できる。そして、切換
器７１ｆは、前記除算器７１ｃの出力｛（Ｎ−１）×Ｘ
_T-DT＋｜Ｓ_T｜｝／Ｎと、前記遅延回路７１ｄの出力で
ある期待値Ｘ_T-DTとを入力し、これらのいずれかを識別
データ（８１）の内容に基づいて選択して出力するよう
になっている。

【００５４】具体的には、識別データ（８１）の内容が
“１”又は“−１”のときには、除算器７１ｃの出力
｛（Ｎ−１）×Ｘ_T-DT＋｜Ｓ_T｜｝／Ｎが選択され、こ
れが期待値Ｘ_Tとして出力される。なお、上記の｛（Ｎ
−１）×Ｘ_T-DT＋｜Ｓ_T｜｝／Ｎの演算による期待値Ｘ
_Tは、識別データ（８１）の内容が“１”であるときに
ついてのものである。識別データ（８１）の内容が“−
１”の場合用に別に期待値算出回路（図２と同様の回路
で構成できる）を設けてもよいが、この実施の形態で
は、識別データ（８１）の内容が“−１”のときには、
前記期待値Ｘ_Tの逆符号値を用いる。識別データ（８
１）の内容が“０”のとき（即ち、データ“０”のと
き）には、切換器７１ｆによってΔＴ時間前の期待値Ｘ
_T-DTを選択し、期待値の更新は行わない。また、このよ
うに識別データ（８１）の内容が“０”のときには、期
待値は“０”であればよいので、図示しない０レベル値
出力回路から０レベルを出力すればよい。

【００５５】このように、時点Ｔでの期待値Ｘ_Tは、時
点ＴよりΔＴ時間前の期待値Ｘ_T-DTによって求めるよう
にしているので、出力信号を数多く保持してその平均値
から期待値を求める場合に比べ、回路規模の縮小が図れ
る。

【００５６】そして、この実施の形態においては、前記
のＸ_T＝｛（Ｎ−１）×Ｘ_T-DT＋｜Ｓ_T｜｝／Ｎの演算
は、一つの期待値算出回路７１により行われ、識別され
たデータが“１”又は“−１”のときには、前記演算に
より求めたＸ_T又はその逆符号値を期待値とするように
したので、回路規模の一層の縮小が図れる。

【００５７】また、前記Ｎを２のべき数する場合には、
前記の除算回路７１ｃをシフトレジスタにより構成し、
Ｎの除算をビットシフトにより実現できるので、更に回
路規模を縮小できる。

【００５８】更に、この実施の形態では、レベル判定回
路７６を備え、再生信号レベルとみることができる期待
値（８２）と所定のレベル信号とを比較し、期待値（８
２）が所定のレベル以上のときのみ、前記累積加算器７
４の累積加算を許可するようにしている。ここで、例え
ば、特殊再生時のように再生信号レベルが大きく変化す
る場合には、再生信号レベルの低い信号から得られた差
分データ（８３）までが累積加算されてしまうことにな
り、これによって求められた誤差情報信号（８４）の精
度は劣化する。しかし、前記のレベル判定回路７６が備
えられたことで、特殊再生時にも自動等化を行うための
誤差情報信号（８４）が高精度で得られ、高精度の自動
等化が可能になる。

【００５９】また、特殊再生時では再生信号レベルの変
化が大きくなるが、このような特殊再生時においては、
除算器７１ｃのＮを、通常再生時と同じ（例えば、４倍
速程度ではＮ＝１６のままとする）か或いは小さく設定
する（例えば、２０倍速程度ではＮ＝４とする）。通常
再生の場合は、Ｎは安定性の点からは大きい程よいが、
回路規模との関係で前記１６程度とするのがよい。一
方、前記のように、Ｎ＝４のごとくＮを小さく設定する
場合には、期待値生成における過去の期待値の重み付け
が軽くなり、現時点での再生信号レベルＳ_Tの重み付け
が相対的に大きくなる。従って、再生信号レベルの変化
が大きい場合であっても期待値の追従性が良くなり、高
精度の誤差情報信号が得られることになる。

【００６０】

【発明の効果】以上のように、本発明によれば、回路規
模を大きくすることなく高精度の期待値を生成して高精
度な波形歪補償等が行えるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の自動等化器のタップ係数変更のための
構成部分を示すブロック図である。

【図２】本発明の自動等化器の期待値算出回路を示すブ
ロック図である。

【図３】パーシャルレスポンスレベルＩＶの説明図であ
る。

【図４】従来の自動等化器を示すブロック図である。

【図５】等化器を示すブロック図である。

【図６】データ検出回路を示すブロック図である。

【図７】差分抽出回路を示すブロック図である。

【図８】アナログ１ビット遅延出力と検出レベルと期待
値との関係、並びに差分データを示すグラフである。

【符号の説明】

７１期待値算出回路７２データ検出回路７３差分算出回路７４累積加算回路７５タップ係数制御回路７６レベル判定回路７１ａ絶対値回路７１ｂ加算器７１ｃ除算器７１ｄ遅延回路７１ｅ乗算器７１ｆ切換器

Claims

【特許請求の範囲】

【請求項１】パラメータの変更が可能な等化器と、前
記等化器の出力信号からデータを識別する識別手段と、
識別されたデータごとに設定された時点Ｔでの期待値Ｘ
_Tと上記等化器の出力信号に基づく信号レベルとの差分
を抽出する差分抽出手段と、前記の差分データから等化
誤差を生成する誤差情報生成手段と、前記等化誤差に基
づき当該誤差が小さくなるように前記等化器のパラメー
タを設定するパラメータ設定手段と、時点ＴよりΔＴ時
間前の期待値をＸ_T-DT、時点Ｔでの信号レベルをＳ_T、
Ｎを２以上の数とするとき、前記期待値Ｘ_Tを、Ｘ_T＝｛（Ｎ−１）×Ｘ_T-DT＋｜Ｓ_T｜｝／Ｎにより求める期待値算出回路とを備えたことを特徴とす
る自動等化器。
【請求項２】前記の期待値算出回路は、識別されたデ
ータが“１”又は“−１”のときには、前記演算により
求めたＸ_T又はその逆符号値を期待値とし、識別された
データが“０”のときには、“０”レベルを固定的に期
待値とするように構成されていることを特徴とする請求
項１に記載の自動等化器。
【請求項３】前記Ｎが任意に設定されるように構成さ
れていることを特徴とする請求項１又は請求項２に記載
の自動等化器。
【請求項４】前記Ｎが２のべき数であることを特徴と
する請求項１乃至請求項３のいずれかに記載の自動等化
器。
【請求項５】パラメータの変更が可能な等化器と、前
記等化器の出力信号からデータを識別する識別手段と、
識別されたデータごとに設定された期待値と上記等化器
の出力信号に基づく信号レベルとの差分を抽出する差分
抽出手段と、前記信号レベルと所定レベルとを比較して
前記信号レベルが所定レベル以上のときに許可信号を出
力するレベル判定部と、前記許可信号が与えられたとき
の前記の差分データを用いて等化誤差を生成する誤差情
報生成手段と、前記等化誤差に基づき当該誤差が小さく
なるように前記等化器のパラメータを設定するパラメー
タ設定手段とを具備したことを特徴とする自動等化器。