JPS61185788A - サイン表示装置 - Google Patents
サイン表示装置Info
- Publication number
- JPS61185788A JPS61185788A JP60027164A JP2716485A JPS61185788A JP S61185788 A JPS61185788 A JP S61185788A JP 60027164 A JP60027164 A JP 60027164A JP 2716485 A JP2716485 A JP 2716485A JP S61185788 A JPS61185788 A JP S61185788A
- Authority
- JP
- Japan
- Prior art keywords
- data
- character
- counter
- address
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、色々な文章や情報をＬＥＤ、プラズマ、液晶
等の表示素子にて表示するサイン表示装置に関するもの
である。
等の表示素子にて表示するサイン表示装置に関するもの
である。
［背景技術］
従来、この種のサイン表示装置としては第４図に示すも
のがあり、漢字、カナ、英数字、記号等のキャラクタの
データを記憶していると共に上記しであるアドレスを最
下位桁がＯのアドレスから始まる連続した数個のアドレ
スに記憶しであるキャラクタジェネレータ６と、キャラ
クタジェネレータ６から読み出されたキャラクタデータ
に基づき表示を行う表示部７と、記憶モード時に表示部
７に表示する文章等を構成するキャラクタを指定入力す
る入力部１と、入力部１で指定されたキャラクタに対応
したキャラクタデータの格納先頭アドレスデータがセッ
トされ、再生時にはキャラクタジェネレータ６の一個の
キャラクタデータを記憶しているアドレス数だけカウン
トしてキャラクタジェネレータ６のアドレスを逐次読み
出すプリセットカウンタ３と、プリセットカウンタ３の
カウントのためのタロツクを発生するタロツク部５と、
記憶モード時にプリセットカウンタ３にセットされたア
ドレスデータを記憶し、再生モード時に記憶しであるア
ドレスデータが読み出されプリセットカウンタ３にセッ
トされるチャンネルメモリ４と、記憶、再生モードの切
り換え、入力部１にて指定入力されたキャラクタの格納
先頭アドレスデータを生成、キャラクタジェネレータ６
からのキャラクタデータの読み出し等の動作を制御する
主制御部２とで構成されている。
のがあり、漢字、カナ、英数字、記号等のキャラクタの
データを記憶していると共に上記しであるアドレスを最
下位桁がＯのアドレスから始まる連続した数個のアドレ
スに記憶しであるキャラクタジェネレータ６と、キャラ
クタジェネレータ６から読み出されたキャラクタデータ
に基づき表示を行う表示部７と、記憶モード時に表示部
７に表示する文章等を構成するキャラクタを指定入力す
る入力部１と、入力部１で指定されたキャラクタに対応
したキャラクタデータの格納先頭アドレスデータがセッ
トされ、再生時にはキャラクタジェネレータ６の一個の
キャラクタデータを記憶しているアドレス数だけカウン
トしてキャラクタジェネレータ６のアドレスを逐次読み
出すプリセットカウンタ３と、プリセットカウンタ３の
カウントのためのタロツクを発生するタロツク部５と、
記憶モード時にプリセットカウンタ３にセットされたア
ドレスデータを記憶し、再生モード時に記憶しであるア
ドレスデータが読み出されプリセットカウンタ３にセッ
トされるチャンネルメモリ４と、記憶、再生モードの切
り換え、入力部１にて指定入力されたキャラクタの格納
先頭アドレスデータを生成、キャラクタジェネレータ６
からのキャラクタデータの読み出し等の動作を制御する
主制御部２とで構成されている。
上述の従来例の動作は次のように行なわれる。文章等を
構成するキャラクタが入力部１にて順次指定入力される
と、主制御部２を介して当該キャラクタの格納先頭アド
レスデータがプリセットカウンタ３にセットされる。そ
してこのアドレスデータは−Ｈチヤンネルメモリ４に入
力されて順次記憶され、表示部７に表示を行う再生時に
プリセットカウンタ３に再度セットされる。プリセット
カウンタ３では今度はクロック部５のクロックに従いキ
ャラクタジェネレータ６の一個のキャラクタデータの全
部又は一部を記憶したアドレス数だけカウントする。こ
のプリセットカウンタ３の出力に従いキャラクタジェネ
レータ６のアドレスの内容が逐次読み出され、表示部７
に表示されるものである。ここで、上述のキャラクタジ
ェネレータ６には漢字、カナ、英数字、記号等のデータ
が記憶されており、１６Ｘ１６ドツト構成のＪＩＳ第１
水準レベルで１２８にバイトの容量を持っている。これ
を１６進のアドレスにすると最大ＩＦＦＦＦＨとなる。
構成するキャラクタが入力部１にて順次指定入力される
と、主制御部２を介して当該キャラクタの格納先頭アド
レスデータがプリセットカウンタ３にセットされる。そ
してこのアドレスデータは−Ｈチヤンネルメモリ４に入
力されて順次記憶され、表示部７に表示を行う再生時に
プリセットカウンタ３に再度セットされる。プリセット
カウンタ３では今度はクロック部５のクロックに従いキ
ャラクタジェネレータ６の一個のキャラクタデータの全
部又は一部を記憶したアドレス数だけカウントする。こ
のプリセットカウンタ３の出力に従いキャラクタジェネ
レータ６のアドレスの内容が逐次読み出され、表示部７
に表示されるものである。ここで、上述のキャラクタジ
ェネレータ６には漢字、カナ、英数字、記号等のデータ
が記憶されており、１６Ｘ１６ドツト構成のＪＩＳ第１
水準レベルで１２８にバイトの容量を持っている。これ
を１６進のアドレスにすると最大ＩＦＦＦＦＨとなる。
そして、−個のデータには３２バイトの記憶容量が必要
であり、−個のデータの半分の１６バイトが１６アドレ
ス（例えば１１３８０Ｈ〜１１．３８ＦＨ）に記憶され
、残りの半分の１６バイトは他の１６アドレス（例えば
１１３８０Ｈがあるキャラクタを示す先頭アドレスであ
るとすると、８０００Ｈジヤプしたアドレス１９３８０
８〜１９３８ＦＨの１６バイト）に記憶しである。従っ
て通常この各格納先頭アドレスをチャンネルメモリ４に
記憶させる。このためＪＩＳ第１水準レベルのキャラク
タデータを記憶するのに必要なアドレスデータは３バイ
トであり、しかもメモリは８ビット単位でデータを記憶
するから、２バイトで表現できるアドレスデータであっ
ても、チャンネルメモリ４には各アドレスデータに対し
て３バイト分を確保する必要があり、従って記憶するキ
ャラクタが多くなればチャンネルメモリの［発明の目的
］ 本発明は上述の点に鑑みて為されたものであり、その目
的とするところは、チャンネルメモリの記憶容量を少な
くできるサイン表示装置を提供することにある。
であり、−個のデータの半分の１６バイトが１６アドレ
ス（例えば１１３８０Ｈ〜１１．３８ＦＨ）に記憶され
、残りの半分の１６バイトは他の１６アドレス（例えば
１１３８０Ｈがあるキャラクタを示す先頭アドレスであ
るとすると、８０００Ｈジヤプしたアドレス１９３８０
８〜１９３８ＦＨの１６バイト）に記憶しである。従っ
て通常この各格納先頭アドレスをチャンネルメモリ４に
記憶させる。このためＪＩＳ第１水準レベルのキャラク
タデータを記憶するのに必要なアドレスデータは３バイ
トであり、しかもメモリは８ビット単位でデータを記憶
するから、２バイトで表現できるアドレスデータであっ
ても、チャンネルメモリ４には各アドレスデータに対し
て３バイト分を確保する必要があり、従って記憶するキ
ャラクタが多くなればチャンネルメモリの［発明の目的
］ 本発明は上述の点に鑑みて為されたものであり、その目
的とするところは、チャンネルメモリの記憶容量を少な
くできるサイン表示装置を提供することにある。
［発明の開示１
（実施例）
第１図は本発明の一実施例を示すものであり、本実施例
ではカウンタ３とチャンネルメモリ４とのデータのやり
取りにシフトレジスタを２個追加した。直に特徴がある
。即ち、具体的には記憶モード時にプリセットカウンタ
３のセットされた内容を読み込むと共に右、つまり最下
位ビット方に各ビットの値を１ビットづつシフトする５
ビット構成の第１のシフトレジスタ８と、シフトレジス
タ８のシフトにて最上位ビットの値以外の４ビットの値
を記憶するチャンネルメモリ４と、チャンネルメモリ４
に記憶されたアドレスデータを表示部７が表示を行う再
生モード時に読み出すと共にシフトレジスタ８のシフト
と同じビットだけ左、つまり最上位ビット方にシフトす
る第２のシフトレジスタ９を設けている。
ではカウンタ３とチャンネルメモリ４とのデータのやり
取りにシフトレジスタを２個追加した。直に特徴がある
。即ち、具体的には記憶モード時にプリセットカウンタ
３のセットされた内容を読み込むと共に右、つまり最下
位ビット方に各ビットの値を１ビットづつシフトする５
ビット構成の第１のシフトレジスタ８と、シフトレジス
タ８のシフトにて最上位ビットの値以外の４ビットの値
を記憶するチャンネルメモリ４と、チャンネルメモリ４
に記憶されたアドレスデータを表示部７が表示を行う再
生モード時に読み出すと共にシフトレジスタ８のシフト
と同じビットだけ左、つまり最上位ビット方にシフトす
る第２のシフトレジスタ９を設けている。
上述の構成の本実施例の動作は次のようになる。
まず、従来例にて説明したように記憶モード時に入力部
１よりキャラクタが指定されると、該キャラクタに対応
した格納先頭アドレスデータが主制御部２を介してプリ
セットカウンタ３にセットされる。このアドレスデータ
（例えば１１３８０Ｈ）はシフトレジスタ８に入力され
、第２図に示すように右に各ビットの値が１ビットづつ
シフトさせる（０１１３８Ｈ）。そして、このシフトレ
ジスタ８のアドレスデータ（０１１３８Ｈ）の下位４ビ
ットの値、つまり２バイ）（１１３８Ｈ）のデータをチ
ャンネルメモリ４に記憶させる。上述の動作が入力部１
にて指定入力される文章等の内容の一キャラクタ毎に行
なわれ、チャンネルメモリ４に総ての内容が記！される
。次に表示部７に表示したいときには、例えば入力部１
からの指令で再生モードに設定するとよい。再生モード
が設定されると、シフトレジスタ９にはチャンネルメモ
リ４に記憶されたデータ（１１３８Ｈ）が読み出され、
今度は第３図に示ｔようにデータ（１１３８Ｈ）を左に
１ビットづつシフトして（１１３８０Ｈ）とする。そし
て、プリセットカウンタ３にこのデータ（１１３８０Ｈ
）をキャラクタデータの格納先頭アドレスデータとして
セットする。そしてプリセットカウンタ３はクロック部
５のクロックが入力される毎にカウントして行きキャラ
クタジェネレータ６の１６アドレス（１１３８０Ｈ〜１
１３８ＦＨ）が逐次読み出される。ここで、上述のシフ
トレジスタ８．９のシフト命令は主制御部２から出され
る。
１よりキャラクタが指定されると、該キャラクタに対応
した格納先頭アドレスデータが主制御部２を介してプリ
セットカウンタ３にセットされる。このアドレスデータ
（例えば１１３８０Ｈ）はシフトレジスタ８に入力され
、第２図に示すように右に各ビットの値が１ビットづつ
シフトさせる（０１１３８Ｈ）。そして、このシフトレ
ジスタ８のアドレスデータ（０１１３８Ｈ）の下位４ビ
ットの値、つまり２バイ）（１１３８Ｈ）のデータをチ
ャンネルメモリ４に記憶させる。上述の動作が入力部１
にて指定入力される文章等の内容の一キャラクタ毎に行
なわれ、チャンネルメモリ４に総ての内容が記！される
。次に表示部７に表示したいときには、例えば入力部１
からの指令で再生モードに設定するとよい。再生モード
が設定されると、シフトレジスタ９にはチャンネルメモ
リ４に記憶されたデータ（１１３８Ｈ）が読み出され、
今度は第３図に示ｔようにデータ（１１３８Ｈ）を左に
１ビットづつシフトして（１１３８０Ｈ）とする。そし
て、プリセットカウンタ３にこのデータ（１１３８０Ｈ
）をキャラクタデータの格納先頭アドレスデータとして
セットする。そしてプリセットカウンタ３はクロック部
５のクロックが入力される毎にカウントして行きキャラ
クタジェネレータ６の１６アドレス（１１３８０Ｈ〜１
１３８ＦＨ）が逐次読み出される。ここで、上述のシフ
トレジスタ８．９のシフト命令は主制御部２から出され
る。
そして、このキャラクタジェネレータ６のアドレス（１
，１３８０Ｈ〜１１３８ＦＨ）に格納されたデータが読
み出されて表示部７に表示される。キャラクタジェネレ
ータ６の１６アドレス（１１３８０８〜１１３８ＦＨ）
のデータが読み出されると、残り半分が記憶されている
他の１６アドレス（１９３８０８〜１９３８ＦＨ）の先
頭アドレスに対応するデータが上述と同様にしてチャン
ネルメモ１．１４から読み出されてシフトレジスタ９を
経て１９３８０Ｈなるデータがプリセットカウンタ３に
セットされる。このようにして上述と同様に当該キャラ
クタの残りの半分のキャラクタデータもキャラクタジェ
ネレータ６から読み出され表示部７に転送される。表示
部７ではこれらのキャラクタデータに基づいて所定のキ
ャラクタを表示させるのである。ノヤンブ先のアドレス
データを主制御部２側で所定の相対アドレスを上記の先
頭アドレスに加えて得られたアドレスデータをプリセッ
トカウンタ３にセットするようにして残り半分のキャラ
クタデータを呼１出すようにしてもよい。而して他のキ
ャラクタについても同様の操作が繰り返される。このよ
うに本実施例においてはカウンタ３に入力されたアドレ
スデータをそのままチャンネルメモリ４に入力して記憶
するのではなく、カウンタ３に書き込まれたアドレスデ
ータをシフトレジスタ８にて右に１ビットづつシフトし
て下位４ビットの値からなる２バイトのデータをチャン
ネルメモリ４に記憶するので、チャンネルメモリ４の記
憶容量を２／３に減らすことができる。例えば、４００
０字の記憶容量を持つチャンネルメモリ６では従来回路
では１２に、？イト記憶容量力ず必要であるが、本実施
例では８にバイトの記憶容量で済む。
，１３８０Ｈ〜１１３８ＦＨ）に格納されたデータが読
み出されて表示部７に表示される。キャラクタジェネレ
ータ６の１６アドレス（１１３８０８〜１１３８ＦＨ）
のデータが読み出されると、残り半分が記憶されている
他の１６アドレス（１９３８０８〜１９３８ＦＨ）の先
頭アドレスに対応するデータが上述と同様にしてチャン
ネルメモ１．１４から読み出されてシフトレジスタ９を
経て１９３８０Ｈなるデータがプリセットカウンタ３に
セットされる。このようにして上述と同様に当該キャラ
クタの残りの半分のキャラクタデータもキャラクタジェ
ネレータ６から読み出され表示部７に転送される。表示
部７ではこれらのキャラクタデータに基づいて所定のキ
ャラクタを表示させるのである。ノヤンブ先のアドレス
データを主制御部２側で所定の相対アドレスを上記の先
頭アドレスに加えて得られたアドレスデータをプリセッ
トカウンタ３にセットするようにして残り半分のキャラ
クタデータを呼１出すようにしてもよい。而して他のキ
ャラクタについても同様の操作が繰り返される。このよ
うに本実施例においてはカウンタ３に入力されたアドレ
スデータをそのままチャンネルメモリ４に入力して記憶
するのではなく、カウンタ３に書き込まれたアドレスデ
ータをシフトレジスタ８にて右に１ビットづつシフトし
て下位４ビットの値からなる２バイトのデータをチャン
ネルメモリ４に記憶するので、チャンネルメモリ４の記
憶容量を２／３に減らすことができる。例えば、４００
０字の記憶容量を持つチャンネルメモリ６では従来回路
では１２に、？イト記憶容量力ず必要であるが、本実施
例では８にバイトの記憶容量で済む。
［発明の効果］
本発明は上述のように構成したので、カウンタに入力さ
れたアドレスデータを１バイト分だけ減らしたデータに
変換でき、そのためチャンネルメモリの記憶容量が有効
に使えることになり、表示のために記憶するキャラクタ
が増えてもチャンネルメモリの記憶容量が少なくて済む
という効果を奏する。
れたアドレスデータを１バイト分だけ減らしたデータに
変換でき、そのためチャンネルメモリの記憶容量が有効
に使えることになり、表示のために記憶するキャラクタ
が増えてもチャンネルメモリの記憶容量が少なくて済む
という効果を奏する。
＠１図は本発明の一実施例を示すプロング図、第２図及
び第３図は同上の動作説明図、第４図は従来例を示すブ
ロック図である。 １は入力部、２は主制御部、３はプリセットカウンタ、
４はチャンネルメモリ、５はタロツク部、６はキャラク
タジェネレータ、７は表示部、８．９はシフトレジスタ
である。 第３図 ｑ 手続補正書岨発） 昭和６１年２月２２日
び第３図は同上の動作説明図、第４図は従来例を示すブ
ロック図である。 １は入力部、２は主制御部、３はプリセットカウンタ、
４はチャンネルメモリ、５はタロツク部、６はキャラク
タジェネレータ、７は表示部、８．９はシフトレジスタ
である。 第３図 ｑ 手続補正書岨発） 昭和６１年２月２２日
Claims (1)
- （１）文字や記号等のキャラクタのデータの全部又は一
部を連続したアドレスに格納すると共に該データを格納
した奇数桁からなる先頭アドレスの最下位桁を０に設定
したキャラクタジェネレータと、再生モード時にキャラ
クタジェネレータから読み出したデータに基づいてキャ
ラクタを表示する表示部と、記憶モード時に入力部から
入力されたキャラクタに対応する上記先頭アドレスがセ
ットされ、再生モード時にセットされている先頭アドレ
スデータから所定数のアドレスをカウントして順次キャ
ラクタジェネレータよりキャラクタのデータを表示部へ
読み出すアドレスを指示するカウンタと、記憶モード時
にカウンタにセットされた先頭アドレスがセットされて
セットされたデータの各桁の値を最下位ビットの方へ夫
々１ビットづつシフトさせ最上位ビットの値を０とする
第１のシフトレジスタと、該第１のシフトレジスタの値
を記憶モード時に書き込まれ再生モード時に書き込まれ
たデータを読み出されるチャンネルメモリと、再生モー
ド時に該チャンネルメモリから読み出された値をセット
してセットされたデータの各ビットの値を最上位ビット
の方へ夫々１ビットづつシフトさせて最下位ビットの値
を０とし該シフトさせたデータを上記カウンタにセット
する第２のシフトレジスタとを具備して成ることを特徴
とするサイン表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027164A JPS61185788A (ja) | 1985-02-14 | 1985-02-14 | サイン表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027164A JPS61185788A (ja) | 1985-02-14 | 1985-02-14 | サイン表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61185788A true JPS61185788A (ja) | 1986-08-19 |
Family
ID=12213414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60027164A Pending JPS61185788A (ja) | 1985-02-14 | 1985-02-14 | サイン表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61185788A (ja) |
-
1985
- 1985-02-14 JP JP60027164A patent/JPS61185788A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5125078A (en) | Electronic display apparatus with scrolling function | |
| KR880001872B1 (ko) | 액정표시 캐랙터 발생회로 | |
| JPS61185788A (ja) | サイン表示装置 | |
| US7009617B2 (en) | On-screen display device | |
| JPS61219992A (ja) | 液晶駆動表示方式 | |
| JPS6134154B2 (ja) | ||
| JPS63200196A (ja) | 流動文字表示装置 | |
| JPH043874B2 (ja) | ||
| JPS6095486A (ja) | 表示装置 | |
| JPS6145275A (ja) | 文字表示装置 | |
| JPS61198277A (ja) | 文字表示制御装置 | |
| JPS6078470A (ja) | 電子式英語学習機 | |
| Smith | A four digit memory-mapped display | |
| JPS62293289A (ja) | 文字パタ−ン発生回路 | |
| JPS6275583A (ja) | 画像表示装置 | |
| JPS602984A (ja) | メモリ駆動回路 | |
| JPH0462590B2 (ja) | ||
| JPS5829916B2 (ja) | ワイル符号復号化回路 | |
| JPS62244093A (ja) | キヤラクタ表示装置 | |
| JPS61278885A (ja) | 文字パタ−ン読み出し装置 | |
| JPS60205488A (ja) | キ−インモニタ処理回路 | |
| JPS63292193A (ja) | 表示装置 | |
| JPS5852226B2 (ja) | 表示装置 | |
| JPH0349968A (ja) | 符号情報変換回路 | |
| JPS58143383A (ja) | カ−ソル拡大表示回路 |