JPS61183933A - 化合物半導体基板の熱処理方法 - Google Patents
化合物半導体基板の熱処理方法Info
- Publication number
- JPS61183933A JPS61183933A JP60023148A JP2314885A JPS61183933A JP S61183933 A JPS61183933 A JP S61183933A JP 60023148 A JP60023148 A JP 60023148A JP 2314885 A JP2314885 A JP 2314885A JP S61183933 A JPS61183933 A JP S61183933A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- substrate
- semiconductor substrate
- heat treatment
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 117
- 150000001875 compounds Chemical class 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000010438 heat treatment Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 26
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 238000004140 cleaning Methods 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000002513 implantation Methods 0.000 abstract description 5
- 230000001133 acceleration Effects 0.000 abstract description 4
- 230000004913 activation Effects 0.000 abstract description 4
- 230000003213 activating effect Effects 0.000 abstract 2
- 150000004767 nitrides Chemical class 0.000 abstract 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract 1
- 239000000470 constituent Substances 0.000 description 22
- 230000008020 evaporation Effects 0.000 description 14
- 238000001704 evaporation Methods 0.000 description 14
- 239000007789 gas Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の属する技術分野
本発明は化合物半導体基板の熱処理方法に関する。
（ロ）従来技術とその問題点
ＱｃｚＡｓ、ＩｎＰ等の化合物半導体はＳｊに比較して
５〜６倍の移動度を有し、かつ、半絶縁性基板が得られ
るため高周波素子、高速動作素子を作成することが可能
である。化合物半導体基板を用いたダイオード、ＦＥＴ
、ＩＣ等のｉ子は一般にエピタキシャル成長法、熱拡散
法またはイオン注入法により半絶縁性基板上もしくは同
基板内に動作層を形成することによって作成される。最
近では均一かつ再現性の良い不純物のドーピングが可能
であり、かつ、プレーナー構造の素子が作成できるとい
う理由から動作層の形成にはイオン注入法が多用されて
いる。イオン注入法を用いる場合、不純物原子をイオン
化し、高電界中で加速して化合物半導体中へ注入するた
め、このイオン注入で損傷した結晶性を回復し、かつ上
記不純物原子を電気的に活性化するための熱処理が必要
となる。
５〜６倍の移動度を有し、かつ、半絶縁性基板が得られ
るため高周波素子、高速動作素子を作成することが可能
である。化合物半導体基板を用いたダイオード、ＦＥＴ
、ＩＣ等のｉ子は一般にエピタキシャル成長法、熱拡散
法またはイオン注入法により半絶縁性基板上もしくは同
基板内に動作層を形成することによって作成される。最
近では均一かつ再現性の良い不純物のドーピングが可能
であり、かつ、プレーナー構造の素子が作成できるとい
う理由から動作層の形成にはイオン注入法が多用されて
いる。イオン注入法を用いる場合、不純物原子をイオン
化し、高電界中で加速して化合物半導体中へ注入するた
め、このイオン注入で損傷した結晶性を回復し、かつ上
記不純物原子を電気的に活性化するための熱処理が必要
となる。
しかし化合物半導体においては一般に一部構成元素の蒸
気圧が高いため、そのまま熱処理したのでは高蒸気圧元
素が基板より蒸発して基板表面の組成が変化し、それに
ともなう基板面内の電気的特性のばらつき発生を防ぐこ
とができない。この対策として従来下記のいずれかの方
法がとられていた０ （］） 面対向法（フェイスツーフェイス法）熱処理
すべき化合物半導体基板のイオン注入した面と、熱処理
すべき基板と同一の化合物半導体基板の鏡面とを対向接
触させて熱処理を行なうことにより、対向接触した基板
から発生する構成元素の蒸気圧により熱処理すべき化合
物半導体基板の表面に高い圧力をかけ、熱処理すべき基
板からの高蒸気圧元素の蒸発を防ぎながら熱処理する方
法。
気圧が高いため、そのまま熱処理したのでは高蒸気圧元
素が基板より蒸発して基板表面の組成が変化し、それに
ともなう基板面内の電気的特性のばらつき発生を防ぐこ
とができない。この対策として従来下記のいずれかの方
法がとられていた０ （］） 面対向法（フェイスツーフェイス法）熱処理
すべき化合物半導体基板のイオン注入した面と、熱処理
すべき基板と同一の化合物半導体基板の鏡面とを対向接
触させて熱処理を行なうことにより、対向接触した基板
から発生する構成元素の蒸気圧により熱処理すべき化合
物半導体基板の表面に高い圧力をかけ、熱処理すべき基
板からの高蒸気圧元素の蒸発を防ぎながら熱処理する方
法。
（２） ガス圧印加法
化合物半導体の高蒸気圧構成元素を含むガス雰囲気中で
イオン注入、した基板を熱処理する方法。たとえばＧ（
ＬＡ、ｌ基板においてはＡ８圧雰囲気としてＡＳ４ ま
たはＡ８Ｈ３等を用いる。
イオン注入、した基板を熱処理する方法。たとえばＧ（
ＬＡ、ｌ基板においてはＡ８圧雰囲気としてＡＳ４ ま
たはＡ８Ｈ３等を用いる。
（３）誘電体保護膜法
熱処理すべき化合物半導体基板の表側面もしくは表側お
よび裏側面にＣＶＤ法、プラズマＣＶＤ法またはスパッ
タ法などによって酸化硅素、窒化硅素、参命社窒化アル
ミニウムｉ？−＋＃５ｉＯｚＮｙ等の誘電体保護膜を形
成し、基板表面からの高蒸気圧の構成元素の蒸発を防ぎ
ながら熱処理する方法。
よび裏側面にＣＶＤ法、プラズマＣＶＤ法またはスパッ
タ法などによって酸化硅素、窒化硅素、参命社窒化アル
ミニウムｉ？−＋＃５ｉＯｚＮｙ等の誘電体保護膜を形
成し、基板表面からの高蒸気圧の構成元素の蒸発を防ぎ
ながら熱処理する方法。
しかしながら上記従来の方法は下記の問題点を有してい
た。すなわち、以下に上記（１）〜（３）に対応させて
記述すると： （１）化合物半導体基板を別の同種の基板と対向接触さ
せただけでは熱処理すべき化合物半導体基板からの高蒸
気圧の構成元素の蒸発を十分に抑えることができないた
め構成元素の不均一蒸発が生じ、したがって基板面内で
の電気的特性のばらつきが生じてしまう。さらに、基板
表面のミクロな凹凸によって蒸気圧が変化するため基板
面内での電気的特性の不均一の問題を解決できない。
た。すなわち、以下に上記（１）〜（３）に対応させて
記述すると： （１）化合物半導体基板を別の同種の基板と対向接触さ
せただけでは熱処理すべき化合物半導体基板からの高蒸
気圧の構成元素の蒸発を十分に抑えることができないた
め構成元素の不均一蒸発が生じ、したがって基板面内で
の電気的特性のばらつきが生じてしまう。さらに、基板
表面のミクロな凹凸によって蒸気圧が変化するため基板
面内での電気的特性の不均一の問題を解決できない。
（２）蒸気圧を高精度に制御することが困難であり、ま
た一般に化合物半導体の高蒸気圧の構成元素を含む気体
は有毒であるため安全性、作業性の点で問題がある。
た一般に化合物半導体の高蒸気圧の構成元素を含む気体
は有毒であるため安全性、作業性の点で問題がある。
（３）誘電体保護膜の形成にあたっては膜厚制御が困難
である。また、基板と保護膜との熱膨張係数の差から基
板に歪が生じたり保護膜にひびが入り構成元素が不均一
に蒸発してしまう。また保護膜の密度が低いと保護膜を
通して高蒸気圧の構成元素が蒸発し基板表面にサーマル
ピットとよばれる小さなくぼみが発生する。さらに保護
膜と基板との界面に存在する酸化膜等による剥離の問題
があり、ち密かつ均一な保護膜を再現性良く形成するこ
とは容易ではない。
である。また、基板と保護膜との熱膨張係数の差から基
板に歪が生じたり保護膜にひびが入り構成元素が不均一
に蒸発してしまう。また保護膜の密度が低いと保護膜を
通して高蒸気圧の構成元素が蒸発し基板表面にサーマル
ピットとよばれる小さなくぼみが発生する。さらに保護
膜と基板との界面に存在する酸化膜等による剥離の問題
があり、ち密かつ均一な保護膜を再現性良く形成するこ
とは容易ではない。
（ハ）発明の目的
本発明は上記従来の事情に鑑みなされたものであって、
化合物半導体基板の高蒸気圧の構成元素の不均一な蒸発
を防止することにより化合物半導体基板面内での電気的
特性のばらつき発生を防止するとともに、安全性、作業
性の点で問題を生じない、良好な再現性をもつ化合物半
導体基板の熱処理方法を提供することを目的とする。
化合物半導体基板の高蒸気圧の構成元素の不均一な蒸発
を防止することにより化合物半導体基板面内での電気的
特性のばらつき発生を防止するとともに、安全性、作業
性の点で問題を生じない、良好な再現性をもつ化合物半
導体基板の熱処理方法を提供することを目的とする。
に）発明の構成
本発明による化合物半導体基板の熱処理方法においては
イオン注入量の熱処理すべき化合物半導体基板の表面に
誘電体保護膜を形成し、前記熱処理すべき化合物半導体
基板に含まれる蒸気圧の高い元素と同じ元素を含む別の
化合物基板の清浄化された鏡面を前記熱処理すべき化合
物半導体基板１． の誘電体保護膜を形成した
イオン注入清面と対向接触させ、前記イオン注入による
注入原子の活性化温度にて熱処理することを特徴とする
。
イオン注入量の熱処理すべき化合物半導体基板の表面に
誘電体保護膜を形成し、前記熱処理すべき化合物半導体
基板に含まれる蒸気圧の高い元素と同じ元素を含む別の
化合物基板の清浄化された鏡面を前記熱処理すべき化合
物半導体基板１． の誘電体保護膜を形成した
イオン注入清面と対向接触させ、前記イオン注入による
注入原子の活性化温度にて熱処理することを特徴とする
。
（ホ）発明の作用
上記構成によれば熱処理すべき化合物半導体基板の表面
に形成された誘電体保護膜のみによる上記基板からの高
蒸気圧の構成元素の不均一蒸発防止の不完全さが補われ
る。すなわち、誘電体保護膜のひびやはがれなどが発生
した場合これらひびやはがれを通じての構成元素の蒸発
、および誘電体保護膜の密度が低い場合の誘電体保護膜
を通しての構成元素の不均一蒸発の可能性が、熱処理す
べき化合物半導体基板に対向接触させられた熱処理すべ
き化合物半導体基板に含まれる蒸気圧の高い元素と同じ
元素を含む別の化合物基板の清浄化された鏡面から高蒸
気圧の構成元素の蒸気が供給されることにより抑制され
る。
に形成された誘電体保護膜のみによる上記基板からの高
蒸気圧の構成元素の不均一蒸発防止の不完全さが補われ
る。すなわち、誘電体保護膜のひびやはがれなどが発生
した場合これらひびやはがれを通じての構成元素の蒸発
、および誘電体保護膜の密度が低い場合の誘電体保護膜
を通しての構成元素の不均一蒸発の可能性が、熱処理す
べき化合物半導体基板に対向接触させられた熱処理すべ
き化合物半導体基板に含まれる蒸気圧の高い元素と同じ
元素を含む別の化合物基板の清浄化された鏡面から高蒸
気圧の構成元素の蒸気が供給されることにより抑制され
る。
（へ）発明の実施例
以下、図面を参照して本発明の好ましい実施例について
説明する。熱処理すべき化合物半導体基板としてＧａＡ
Ｓを使用してＦＥＴ’に作成する場合について述べる。
説明する。熱処理すべき化合物半導体基板としてＧａＡ
Ｓを使用してＦＥＴ’に作成する場合について述べる。
第２図に示すように洗浄、エツチングした直径２インチ
の半絶縁性ＧａＡｓ基板ｌにフォトリングラフィ技術を
用いてＦＥＴの動作層になるｎ層の２８ ・＋ 注入パターンをレジストで形成し、 Ｓｓ ｋ加速
エネルギー１８０ ＫｅＶ注大量１．５Ｘ１０ ｃｍ
でイオン注入しｎ層４を形成する０同様にしてソース６
およびドレイン電極７の下に ＳＺ ｆ、加速エネル
ギー５０ＫｅＶ 注入量２．０×１０ｃｒｒＬでイオン
注入しｎ＋層５を形成する。次に２７０〜２８０℃の温
度で５ｚＨ４とＮ Ｈ３の混合ガスによりプラズマＣＶ
Ｄ法により１３００Ａの均一な窒化硅素膜２（第１図）
をイオン注入を施した基板表面に形成する。なお熱処理
すべき化合物半導体基板の誘電体保護膜は窒化硅素の他
に酸化硅素、窒化アルミニウム、ＳｉＯｘＮｙ、等でも
良い。次に第１図に示すように表面を洗浄・エツチング
したＧａＡＳ基板３の鏡面と熱処理すべき基板１の窒化
硅素膜を形成した面を密着させた状態でイオン注入によ
る注入原子の活性化温度にて熱処理する。
の半絶縁性ＧａＡｓ基板ｌにフォトリングラフィ技術を
用いてＦＥＴの動作層になるｎ層の２８ ・＋ 注入パターンをレジストで形成し、 Ｓｓ ｋ加速
エネルギー１８０ ＫｅＶ注大量１．５Ｘ１０ ｃｍ
でイオン注入しｎ層４を形成する０同様にしてソース６
およびドレイン電極７の下に ＳＺ ｆ、加速エネル
ギー５０ＫｅＶ 注入量２．０×１０ｃｒｒＬでイオン
注入しｎ＋層５を形成する。次に２７０〜２８０℃の温
度で５ｚＨ４とＮ Ｈ３の混合ガスによりプラズマＣＶ
Ｄ法により１３００Ａの均一な窒化硅素膜２（第１図）
をイオン注入を施した基板表面に形成する。なお熱処理
すべき化合物半導体基板の誘電体保護膜は窒化硅素の他
に酸化硅素、窒化アルミニウム、ＳｉＯｘＮｙ、等でも
良い。次に第１図に示すように表面を洗浄・エツチング
したＧａＡＳ基板３の鏡面と熱処理すべき基板１の窒化
硅素膜を形成した面を密着させた状態でイオン注入によ
る注入原子の活性化温度にて熱処理する。
ここで基板表面のエツチングには硫酸系、アンモニア系
またはリン酸系等のエツチング液を用いることができる
。熱処理すべき化合物半導体基板はＣｒ ドープＧｃＬ
ＡＳまたはアンドープＧａ 、Ａ ｓとすることができ
、熱処理すべき化合物半導体基板に対向接触させるべき
別の化合物基板は上記のようにＧａＡｓ″！ｉたは後述
するようにＩｎＡｓとすることができる。また、熱処理
すべき化合物半導体基板はＧａＡｓによらずＦｅ ドー
プＩｎＰ とすることもでき、その場合、熱処理すべき
化合物半導体基板に対向接触させるべき別の化合物基板
はＩｉＰまたはＧ（ＺＰとすることができる。熱処理は
イオン注入によって発生した基板の損傷を回復し、注入
原子を格子点に導入する活性化を目的としたものである
。本実施例では８２０℃、２０分間の熱処理を窒素雰囲
気中で施した。この熱処理は、また、水素雰囲気中で行
なうことも可能である。そして熱処理は一般て電気炉ま
たはランプアニール炉にて行なわれる。
またはリン酸系等のエツチング液を用いることができる
。熱処理すべき化合物半導体基板はＣｒ ドープＧｃＬ
ＡＳまたはアンドープＧａ 、Ａ ｓとすることができ
、熱処理すべき化合物半導体基板に対向接触させるべき
別の化合物基板は上記のようにＧａＡｓ″！ｉたは後述
するようにＩｎＡｓとすることができる。また、熱処理
すべき化合物半導体基板はＧａＡｓによらずＦｅ ドー
プＩｎＰ とすることもでき、その場合、熱処理すべき
化合物半導体基板に対向接触させるべき別の化合物基板
はＩｉＰまたはＧ（ＺＰとすることができる。熱処理は
イオン注入によって発生した基板の損傷を回復し、注入
原子を格子点に導入する活性化を目的としたものである
。本実施例では８２０℃、２０分間の熱処理を窒素雰囲
気中で施した。この熱処理は、また、水素雰囲気中で行
なうことも可能である。そして熱処理は一般て電気炉ま
たはランプアニール炉にて行なわれる。
熱処理後、濃酸で窒化硅素膜を除去しリフトオフ法を用
いオーミック電極をＡｕＧｅＮｉ で、ゲート電極ｆＴ
ｉ／Ａｕ で各々形成した０作成したＦＥＴのゲート
長は１μｍ１ゲ一ト幅は５μｍ１ソース・ドレイン間距
離は５μｍである。このＦＥＴを２００μｍピッチで直
径２インチの基板全面に上記の工程で作成しその電気的
特性を全数測定した。また窒化硅素膜形成段階までは上
記工程により同時に処理し、熱処理時は従来法により、
すなわち別の化合物基板と対向接触させずに単独で熱処
理し、その後は再び上記工程によシ同時に処理した別の
基板についても同条件で測定した。
いオーミック電極をＡｕＧｅＮｉ で、ゲート電極ｆＴ
ｉ／Ａｕ で各々形成した０作成したＦＥＴのゲート
長は１μｍ１ゲ一ト幅は５μｍ１ソース・ドレイン間距
離は５μｍである。このＦＥＴを２００μｍピッチで直
径２インチの基板全面に上記の工程で作成しその電気的
特性を全数測定した。また窒化硅素膜形成段階までは上
記工程により同時に処理し、熱処理時は従来法により、
すなわち別の化合物基板と対向接触させずに単独で熱処
理し、その後は再び上記工程によシ同時に処理した別の
基板についても同条件で測定した。
ここではＦＥＴの重要なパラメータであるしきい値電圧
ｖｔｈ の測定結果を下表１に示す。
ｖｔｈ の測定結果を下表１に示す。
表 １
本発明による別の化合物基板と対向接触させて熱処理を
施した基板と従来法の別の化合物基板と対向接触させな
い状態で熱処理を施した基板とでＦＥＴのしきい値電圧
を比較すると、本発明の熱処理を施した基板の方が絶対
値が大きく、注入原子の活性化率が高いことが示されで
いる。また基板面内でのしきい値電圧の分散も本発明の
熱処理を施した基板の方が小さく電気的に均一であるこ
とが示されている。両者ではしきい値電圧が異なるため
、ＦＥＴでＩＣを構成する際に重要となる論理振幅（ビ
ルトイン電圧＋しきい値電圧）に対するばらつきで比較
しても本発明の熱処理によるＭ＆（’） 方が約１／、
、と小さく、基板面内の均一性が向上していることがわ
かる。また熱処理後の基板表面を光学顕微鏡で観察した
ところ、従来法の熱処理を施した基板では数ケ所で窒化
硅素膜にひびが生じており、さらに基板全面にわたって
Ａｓの蒸発によるサーマルピットが発生していた。一方
、本発明の熱処理を施した基板では基板の周辺の一部に
ピンセットによる表面の汚染と思われる窒化硅素膜の剥
離がある以外はひび等はなく、基板表面にもサーマルピ
ットは存在しなかった。
施した基板と従来法の別の化合物基板と対向接触させな
い状態で熱処理を施した基板とでＦＥＴのしきい値電圧
を比較すると、本発明の熱処理を施した基板の方が絶対
値が大きく、注入原子の活性化率が高いことが示されで
いる。また基板面内でのしきい値電圧の分散も本発明の
熱処理を施した基板の方が小さく電気的に均一であるこ
とが示されている。両者ではしきい値電圧が異なるため
、ＦＥＴでＩＣを構成する際に重要となる論理振幅（ビ
ルトイン電圧＋しきい値電圧）に対するばらつきで比較
しても本発明の熱処理によるＭ＆（’） 方が約１／、
、と小さく、基板面内の均一性が向上していることがわ
かる。また熱処理後の基板表面を光学顕微鏡で観察した
ところ、従来法の熱処理を施した基板では数ケ所で窒化
硅素膜にひびが生じており、さらに基板全面にわたって
Ａｓの蒸発によるサーマルピットが発生していた。一方
、本発明の熱処理を施した基板では基板の周辺の一部に
ピンセットによる表面の汚染と思われる窒化硅素膜の剥
離がある以外はひび等はなく、基板表面にもサーマルピ
ットは存在しなかった。
以上のように熱処理すべき化合物半導体基板と同種の別
の化合物基板を熱処理すべき化合物半導体基板の保護膜
を形成したイオン注入清面と対向接触させて熱処理する
ことにより均一性の高い熱処理が可能となるが、対向接
触させる別の化合物基板に異種の化合物を用い、その高
蒸気圧構成元素の圧力を熱処理すべき基板からの高蒸気
圧構成元素の圧力より高くして、熱処理の均一性をさら
に向上させることもできる。たとえば前述したＩｚＡｓ
のＡｌｌ圧は８００〜９００°ＣにてＧａＡｓのＡｓ圧
より３〜４倍高い。具体的には前者は８００℃にて１．
８ｘｌＯａｔｍ、９００℃にて６．５×１０−２αｔｍ
、そして後者は８００℃にて７．８×１０−３αｔｍ、
９００℃にて１．７ Ｘ １０ ａｔｍ である。
の化合物基板を熱処理すべき化合物半導体基板の保護膜
を形成したイオン注入清面と対向接触させて熱処理する
ことにより均一性の高い熱処理が可能となるが、対向接
触させる別の化合物基板に異種の化合物を用い、その高
蒸気圧構成元素の圧力を熱処理すべき基板からの高蒸気
圧構成元素の圧力より高くして、熱処理の均一性をさら
に向上させることもできる。たとえば前述したＩｚＡｓ
のＡｌｌ圧は８００〜９００°ＣにてＧａＡｓのＡｓ圧
より３〜４倍高い。具体的には前者は８００℃にて１．
８ｘｌＯａｔｍ、９００℃にて６．５×１０−２αｔｍ
、そして後者は８００℃にて７．８×１０−３αｔｍ、
９００℃にて１．７ Ｘ １０ ａｔｍ である。
そこで、熱処理すべきＧａＡｓ基板にＩｎＡｓを対向接
触させればＧａＡｓの蒸発は前記別の化合物基板にＧａ
ｐｓを使用した場合に比べさらに良好に抑制される。こ
の場合も熱処理すべきＧｃＬＡｓ基板には保護膜が形成
されているため、異なる構成元素による汚染という問題
も生じない。
触させればＧａＡｓの蒸発は前記別の化合物基板にＧａ
ｐｓを使用した場合に比べさらに良好に抑制される。こ
の場合も熱処理すべきＧｃＬＡｓ基板には保護膜が形成
されているため、異なる構成元素による汚染という問題
も生じない。
（ト）発明の効果
以上のように本発明によれば、熱処理すべき化合物半導
体基板の表面に形成された誘電体保護膜のひびやはがれ
などが発生した場合、これらひびやはがれを通じての高
蒸気圧の構成元素の蒸発、および誘電体保護膜の密度が
低い場合の誘電体保護膜を通しての構成元素の不均一蒸
発の可能性が、熱処理すべき化合物半導体基板に対向接
触させられた熱処理すべき化合物半導体基板に対向接触
させられた熱処理すべき化合物半導体基板に含まれる蒸
気圧の高い元素と同じ元素を含む別の化合物基板の清浄
化された鏡面から高蒸気圧の構成元素の蒸気が供給され
ることにより抑制される。 、これにより、誘電体保護
膜の形成条件を特別厳しくしなくても熱処理すべき化合
物半導体基板からの高蒸気圧の構成元素の不均一蒸発を
防止することができ、化合物半導体基板面内での電気的
特性のばらつき発生が防止される。同時に構成元素の蒸
発抑制によりイオン注入原子の活性化の低下も防止され
る。また熱処理すべき化合物半導体基板からの高蒸気圧
の構成元素の不均一蒸発を防止する手段が別の化合物基
板を対向接触させることにあるため、安全性、作業性の
点で問題を生じず、かつ良好な再現性を有する化合物半
導体基板の熱処理方法が提供される。
体基板の表面に形成された誘電体保護膜のひびやはがれ
などが発生した場合、これらひびやはがれを通じての高
蒸気圧の構成元素の蒸発、および誘電体保護膜の密度が
低い場合の誘電体保護膜を通しての構成元素の不均一蒸
発の可能性が、熱処理すべき化合物半導体基板に対向接
触させられた熱処理すべき化合物半導体基板に対向接触
させられた熱処理すべき化合物半導体基板に含まれる蒸
気圧の高い元素と同じ元素を含む別の化合物基板の清浄
化された鏡面から高蒸気圧の構成元素の蒸気が供給され
ることにより抑制される。 、これにより、誘電体保護
膜の形成条件を特別厳しくしなくても熱処理すべき化合
物半導体基板からの高蒸気圧の構成元素の不均一蒸発を
防止することができ、化合物半導体基板面内での電気的
特性のばらつき発生が防止される。同時に構成元素の蒸
発抑制によりイオン注入原子の活性化の低下も防止され
る。また熱処理すべき化合物半導体基板からの高蒸気圧
の構成元素の不均一蒸発を防止する手段が別の化合物基
板を対向接触させることにあるため、安全性、作業性の
点で問題を生じず、かつ良好な再現性を有する化合物半
導体基板の熱処理方法が提供される。
第１図は本発明による化合物半導体基板の熱処理方法を
示す図、 第２図はＧａＡｓ基板に形成した１個のＦＥＴの構造を
示す断面図。 １・・熱処理すべき化合物半導体基板 ２・・・誘電体保護膜 ３・・・別の化合物基板特
許出願人 住友電気工業株式会社 （外５名）
示す図、 第２図はＧａＡｓ基板に形成した１個のＦＥＴの構造を
示す断面図。 １・・熱処理すべき化合物半導体基板 ２・・・誘電体保護膜 ３・・・別の化合物基板特
許出願人 住友電気工業株式会社 （外５名）
Claims (9)
- （１）イオン注入済の熱処理すべき化合物半導体基板の
表面に誘電体保護膜を形成し、前記熱処理すべき化合物
半導体基板に含まれる蒸気圧の高い元素と同じ元素を含
む別の化合物基板の清浄化された鏡面を前記熱処理すべ
き化合物半導体基板の誘電体保護膜を形成したイオン注
入済面と対向接触させ、前記イオン注入による注入原子
の活性化温度にて熱処理することを特徴とする化合物半
導体基板の熱処理方法。 - （２）前記別の化合物基板の鏡面の清浄化が硫酸系、ア
ンモニア系またはリン酸系のエッチング液を使用したエ
ッチングにより行われることを特徴とする特許請求の範
囲第１項に記載の化合物半導体基板の熱処理方法。 - （３）前記誘電体保護膜が窒化硅素、酸化硅素、窒化ア
ルミニウムまたはＳｉＯ＿ｘＮ＿ｙからなることを特徴
とする特許請求の範囲第１項に記載の化合物半導体基板
の熱処理方法。 - （４）前記熱処理が窒素または水素雰囲気中で行われる
ことを特徴とする特許請求の範囲第１項に記載の化合物
半導体基板の熱処理方法。 - （５）前記熱処理が電気炉またはランプアニール炉にて
行われることを特徴とする特許請求の範囲第４項に記載
の化合物半導体基板の熱処理方法。 - （６）前記化合物半導体基板がＣｒドープＧａＡｓまた
はアンドープＧａＡｓであることを特徴とする特許請求
の範囲第１項に記載の化合物半導体基板の熱処理方法。 - （７）前記別の化合物基板がＧａＡｓまたはＩｎＡｓで
あることを特徴とする特許請求の範囲第６項に記載の化
合物半導体基板の熱処理方法。 - （８）前記化合物半導体基板がＦｅドープＩｎＰである
ことを特徴とする特許請求の範囲第１項に記載の化合物
半導体基板の熱処理方法。 - （９）前記別の化合物基板がＩｎＰまたはＧａＰである
ことを特徴とする特許請求の範囲第８項に記載の化合物
半導体基板の熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60023148A JPS61183933A (ja) | 1985-02-08 | 1985-02-08 | 化合物半導体基板の熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60023148A JPS61183933A (ja) | 1985-02-08 | 1985-02-08 | 化合物半導体基板の熱処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61183933A true JPS61183933A (ja) | 1986-08-16 |
Family
ID=12102483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60023148A Pending JPS61183933A (ja) | 1985-02-08 | 1985-02-08 | 化合物半導体基板の熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61183933A (ja) |
-
1985
- 1985-02-08 JP JP60023148A patent/JPS61183933A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4859253A (en) | Method for passivating a compound semiconductor surface and device having improved semiconductor-insulator interface | |
| US5543336A (en) | Removing damage caused by plasma etching and high energy implantation using hydrogen | |
| JPS62500414A (ja) | ３−ｖ及び２−６族化合物半導体の被覆 | |
| US3419761A (en) | Method for depositing silicon nitride insulating films and electric devices incorporating such films | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| Ray et al. | Plasma oxide FET devices | |
| EP0216285B1 (en) | Method of annealing a compound semiconductor substrate | |
| JPH0787187B2 (ja) | ＧａＡｓ化合物半導体基板の製造方法 | |
| JPS61183933A (ja) | 化合物半導体基板の熱処理方法 | |
| JP2780501B2 (ja) | 絶縁膜付き半導体ウェハ及びその製造方法 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPH06350078A (ja) | 半導体装置とその製造方法 | |
| Tin et al. | Effects of RF bias on remote microwave plasma assisted etching of silicon in SF 6 | |
| JPS62139335A (ja) | 表面清浄化方法 | |
| JPS61185923A (ja) | 半導体低抵抗層の形成方法 | |
| KR100542690B1 (ko) | 반도체 소자의 실리콘 산화막 형성 방법 | |
| Iwauchi et al. | Characteristics of Silicon Silicon-Dioxide Structures Formed by DC Reactive Sputtering | |
| JPS5840818A (ja) | 不純物の導入方法 | |
| KR100257157B1 (ko) | 반도체 소자의 제조방법 | |
| JP3103693B2 (ja) | 半導体装置の製造方法 | |
| JPH0364027A (ja) | 化合物半導体単結晶基板の製造方法 | |
| JPS62149122A (ja) | 化合物半導体基板の熱処理方法 | |
| JPS61270829A (ja) | 表面清浄化方法 | |
| JPH03171737A (ja) | 化合物半導体装置の製造方法 | |
| JPS61194780A (ja) | 半導体装置の製造方法 |