JPS61182220A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61182220A
JPS61182220A JP2284585A JP2284585A JPS61182220A JP S61182220 A JPS61182220 A JP S61182220A JP 2284585 A JP2284585 A JP 2284585A JP 2284585 A JP2284585 A JP 2284585A JP S61182220 A JPS61182220 A JP S61182220A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
silicon wafer
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2284585A
Other languages
English (en)
Inventor
Hiroshi Kumamoto
洋 熊本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2284585A priority Critical patent/JPS61182220A/ja
Publication of JPS61182220A publication Critical patent/JPS61182220A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコンエピタキシャル成長に関し、特に、シ
リコン選択エピタキシャル成長前処理に関するものであ
る。
〔従来の技術〕
従来、この種の選択エピタキシャル技術は、第４図に示
すように、シリコンウェハーｌ上に絶縁膜３１ｉｌ−形
成した後、絶縁膜３の一部を除去しく同図（ａｌ　）　
、絶縁膜除去領域にシリコンエピタキシャル層７を成長
するようになってい７’Ｃ（たとえは、Ｋ、Ｔａｎｎｏ
、ｅｔ　ａｌ　Ｊａｐａｎ、Ｊ、Ａｐｐ　　、　Ｐｈｙ
ｓ。
２１　、Ｌ５６４　（１９８２））。
〔発明が解決しようとする問題点〕
上、述した従来の選択エピタキシャル方法は、クエハー
１のエピタキシャル成長面が平面で周囲を絶縁膜３で囲
まれており、エピタキシャル成長時に使用される８ｉ及
びＣｔ原子の移動度がエピタキシャル成長面中央と絶縁
膜近傍とで異なり、エピタキシャル成長時に所謂ファセ
ット８が生じ、エピタキシャル成長と共にファセット面
が広がり、半導体装置として使用できるシリコンエピタ
キシャル層の表面積７ａが狭くなるという欠点がある。
〔問題点を解決するための手段〕
本発明の選択エピタキシャル成長前処理は、シリコンウ
ェハーの一部に窪みを形成する工程と、シリコンウェハ
ー上に絶縁膜を形成する工程と、シリコンウェハー上に
形成された窪みを含む領域の絶縁膜を除去する工程と、
選択エピタキシャル層を形成する工程とを有している。
〔実施例□〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示し、選択エピタキシャル
層を形成する前の断面図である。１はシリコンウェハー
、２ｉＩシリコンウエハー上に形成された段差を有する
面、３は絶縁膜である。
このような構造は、第２図のようにして得られる。すな
わち、ｆｉ２１ａ１図に示す様にシリコンウニ・・−１
上に熱酸化膜４＊５０００Ｘ形成し、フォトレジスト５
を塗布してこれ會パターンニングする。
次に、第２１ｂ）図に示す様にフォトレジストパターン
５をマスクとして酸化膜４を除去し、フォトレジスト５
を除去した後第２（Ｃ）図に示す様に窪み形成の為の熱
酸化膜６＊１００ＯＸの厚で形成する。
この後ＪＲ２図（ｄｉに示すように、酸化膜４および６
除去した後、絶縁ｊ！（ｆＣとえは酸化膜又は８ｔ３Ｎ
４膜）３を１μｍ形成し、シリコンウェハー、上に形成
された段差を有する面全含む絶縁膜を反応性スパッタエ
ツチングで除去し、第１図の様な構造音形成する。
この後、第１図の構造を有するシリコンウェハーに通常
行なわれている選択エピタキシャル成長を行なうことに
より、第３図に示す様なエピタキシャル層７が得られる
。第３図において、７ａは半導体装置として利用できる
エピタキシャル成長層の表面、８はファセットである。
この結果、半導体素子領域形成として利用できるエピタ
キシャル層７の表面積が増大する。
〔発明の効果〕
以上説明したように、本発明は選択エピタキシャル成長
の前処理としてシリコンウェハーの一部に段差を形成す
ることによシ、選択エピタキシャル成長時に発生するフ
ァセットを半導体装置領域として利用する箇所に発生さ
せることを防ぎ、半導体装置として使用できる領域を広
くすることができる。換言すれば、半導体装ｍｅ線縮小
きる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例含水し選択エピタキシャル層
形成前の断面図、第２図（ａｌ乃至（ｄｉは、第１図の
構造音形成するための各工程の縦断面図、第３図は選択
エピタキシャル成長した後の縦断面図、第４図（ａｔ　
、　（ｂｌは従来例の工程断面図である。 １・・・・・・Ｖ　ＩＪ　：Ｉ７　ｆｙエバー、２・・
・・・・シリコンウェハー上に形成された段差を有する
面、３・・・・・・絶縁膜、４・・・・・・酸化膜、５
・・団・フォトレジスト、６・・・・・・窪み形成の為
の酸化膜、７・・・・・・シリコンエピタキシャル層、
７ａ・・・・・・半導体装置として使用できるシリコン
エピタキシャル成長層の表面、８・・・・・・ファセッ
ト。 躬１　図 Ｃめ 第２図 第３図 第４図 手続補正書（方式） ％式％ １、事件の表示　　　昭和６０年特　許　願第２２８４
５号２、発明の名称　　半導体装置の製造方法３、補正
をする者 事件との関係　　　　　　　出　願　人東京都港区芝五
丁目３３番１号 （４２３）　　　日本電気株式会社 代表者　関本忠弘 ４、代理人 ５、補正命令の日付　　昭和６０年５月２８日（発送日
）６、補正の対象 明細書の「発明の詳細な説明」の欄 Ｌ　補正の内容 明細書の第２頁第３行乃至第５行の［（たとえば、・・
・・・・（１９８２））。」を「（たとえば、丹野らに
よシ、ジャパニーズ・ジャーナル・オプ・アプライド・
フィジックス、第２１巻、Ｌ５６４頁、１９８２年で紹
介された［減圧技術を用いた選択シリコン気相成長Ｊ　
（Ｋ、Ｔａｎｎｏ　ｅｔ　ａｌ、”５ｅｌｅｃｔｉｖｅ
　８ｉ１ｉｃｏｎＥｐｉｔａｘｙ　Ｕｓｉｎｇ　Ｒｅｄ
ｎｃｅｄ　Ｐｒｅｓｓｕｒｅ　Ｔｅｃｈｎｉｃｈ″。 Ｊａｐａｎｅｓａ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉ
ｅｄ　Ｐｈｙｓｉｃａ　、　２１　。 Ｌ５６４　（１９８２））。」と訂正する。

Claims (1)

    【特許請求の範囲】
  1. 　シリコンウェハー上に絶縁膜を選択的に形成する工程
    と、前記絶縁膜と前記シリコンウェハーとの境界近傍に
    窪みを設ける工程と、選択エピタキシャル成長を行なう
    工程とを含むことを特徴とする半導体装置の製造方法。
JP2284585A 1985-02-08 1985-02-08 半導体装置の製造方法 Pending JPS61182220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2284585A JPS61182220A (ja) 1985-02-08 1985-02-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2284585A JPS61182220A (ja) 1985-02-08 1985-02-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61182220A true JPS61182220A (ja) 1986-08-14

Family

ID=12094045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2284585A Pending JPS61182220A (ja) 1985-02-08 1985-02-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61182220A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758531A (en) * 1987-10-23 1988-07-19 International Business Machines Corporation Method of making defect free silicon islands using SEG
JPH02139962A (ja) * 1988-11-21 1990-05-29 Mitsubishi Electric Corp 半導体装置の製造方法
US5416041A (en) * 1993-09-27 1995-05-16 Siemens Aktiengesellschaft Method for producing an insulating trench in an SOI substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758531A (en) * 1987-10-23 1988-07-19 International Business Machines Corporation Method of making defect free silicon islands using SEG
JPH02139962A (ja) * 1988-11-21 1990-05-29 Mitsubishi Electric Corp 半導体装置の製造方法
US5416041A (en) * 1993-09-27 1995-05-16 Siemens Aktiengesellschaft Method for producing an insulating trench in an SOI substrate

Similar Documents

Publication Publication Date Title
US4333965A (en) Method of making integrated circuits
JPS63314844A (ja) 半導体装置の製造方法
JPS6175540A (ja) 集積回路の製法
JPS61182220A (ja) 半導体装置の製造方法
JP3171810B2 (ja) 素子分離酸化膜の製造方法
JP3283047B2 (ja) 半導体装置および半導体装置の製造方法
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
JPH01187950A (ja) 半導体装置の製造方法
JPS5854651A (ja) 半導体装置の製造方法
JPS6387741A (ja) 半導体装置の製造方法
JPS63155747A (ja) 半導体装置の製造方法
JPS5893252A (ja) 半導体装置及びその製造方法
JPH05226307A (ja) 半導体基板の製造方法
KR100310463B1 (ko) 반도체소자의소자분리막형성방법
JPS5928358A (ja) 半導体装置の製造方法
JPS59167028A (ja) 化合物半導体集積回路装置の製造方法
JPS63257249A (ja) 半導体装置の製造方法
JPS59107534A (ja) 半導体装置の製造方法
JP2762447B2 (ja) 半導体装置の製造方法
JPS61147533A (ja) 半導体装置の製造方法
JPS596557A (ja) 半導体装置の製造方法
JPS6297354A (ja) 半導体装置の製造方法
JPH0258848A (ja) 半導体装置の製造方法
JPH02222559A (ja) 絶縁体分離基板の製造方法
JPH04177729A (ja) 半導体素子の製造方法