JPS61180522A - Differential relay - Google Patents

Differential relay

Info

Publication number
JPS61180522A
JPS61180522A JP59209829A JP20982984A JPS61180522A JP S61180522 A JPS61180522 A JP S61180522A JP 59209829 A JP59209829 A JP 59209829A JP 20982984 A JP20982984 A JP 20982984A JP S61180522 A JPS61180522 A JP S61180522A
Authority
JP
Japan
Prior art keywords
circuit
output
waveform
component
blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59209829A
Other languages
Japanese (ja)
Inventor
三次 太久美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59209829A priority Critical patent/JPS61180522A/en
Publication of JPS61180522A publication Critical patent/JPS61180522A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、特(二継゛亀装置内部に光生ずる誤差もしく
は変動分などで不要石鯛しないよう改良した差動継磁製
置(二関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention particularly relates to a differential relay system which is improved so as to avoid unnecessary red snapper due to errors or fluctuations generated inside the dual relay mechanism.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

電力系統保護用継4tj直としては、多種多目的の愼橿
用途のものがお9、それぞれの目的(=応じて使いわけ
がなされている。これら継電装置の一つC二、近年特に
保護性能同上を目的として通用度付の高くなった一流差
励継也装置がおる。本発明は、この礒流差動継奄装置の
うち、周波数変調波を伝送手段として使用した峨流差動
継′磁装置(二対し、従来の実施例をあげて問題点を説
明する。
There are a wide variety of relays for power system protection, and they are used for various purposes. For the same purpose, there is a high-flow differential coupling device with a high level of applicability.Among these high-flow differential coupling devices, the present invention is directed to a high-flow differential coupling device that uses a frequency modulated wave as a transmission means. The problems with the magnetic device (2) will be explained using a conventional example.

第4図(二従来の電流差動継電装置を示しているが、こ
の電流差動継電装置は、例えば2端子系統を例4:とる
と、第5図C二示すよう(二自端子Aと相手端子Bと(
二継毫狭置RY人、 RYBを設置し、お互い(=自熾
子と相手端子の磁流条件を周波数変調して送信し、それ
ぞれ受けて俵調してその霊を合成して比較する原理の(
流差動継覗方式として採用されるものである。
Figure 4 (2) shows a conventional current differential relay device, but this current differential relay device, for example, takes a two-terminal system as shown in Figure 5 (C2). A and the other terminal B (
The principle is to set up RY and RYB in the second joint, transmit the frequency modulation of the magnetic current conditions of the terminal and the other party's terminal, receive each signal, and combine and compare the spirits. of(
This is adopted as a flow differential joint viewing system.

この$4図(二おいて、4力系統よジ寿ら八た1流(気
量は、補助変成41で継磁装置内で扱いやすい太ささく
=変成される。この変成された童χ1流電r、r=に換
器2で磁工礒気量(二変侠する。変換された電圧量は、
礒圧周波数便洟器3(二より周波数変調さ4tて相手端
子へ送信されるとともに、同11j:、&は伝送遅れを
補正する定めの伝送遅れ補償口、路4(二導入される。
This $4 figure (2, 4 power system Yojiju et al. 8 and 1 style (the amount of energy is metamorphosed into a thickness that is easy to handle in the relay device with auxiliary metamorphosis 41. This metamorphosed child χ1 Converter 2 converts the current r and r=magnetic power amount (two conversions).The converted voltage amount is
The signal is frequency-modulated by the frequency modulator 3 (2) and transmitted to the other terminal, and a predetermined transmission delay compensation port (11j), & is introduced to correct the transmission delay.

一方相手端子よジ送1」され九周波値変調波は、継砥表
直にて受信したのち、周仮奴砥圧変換器5で偵lする。
On the other hand, the nine-frequency value modulated wave transmitted from the other terminal is received by the continuous abrasive surface and then detected by the abrasive pressure converter 5.

そして前記伝送遅れ補償回路4および前記周波数電圧変
換器5の出力をそれぞれ直流分阻止Lgl路6−1.6
−2でうけてそれぞれの出力より生ずる直流峨気鷺をカ
ットする。直流分阻止回路6−1.6−2の出力のそれ
ぞれは、加真器7で汗成加算され、その出力を判定回路
8で帯流レベル判定(二より連続化するよう4#成され
ている。
The outputs of the transmission delay compensation circuit 4 and the frequency-voltage converter 5 are connected to DC blocking Lgl paths 6-1.6, respectively.
-2 to cut the DC surge generated from each output. The outputs of the DC component blocking circuits 6-1 and 6-2 are summed and summed by a summation device 7, and the outputs are subjected to a band current level judgment by a judgment circuit 8. There is.

このよう(=構成され、/c継砥裟直に対し、表置1d
頼性向上のため(二点検機能が付加されることが通常で
ある。前記の第4図(=示し九継竜装置(二対して、点
検機能が付加された継電装置を第61(1示している。
In this way (= configured, /c joint grinding direct,
In order to improve reliability (two inspection functions are usually added). It shows.

この第6図(二おいて、第4図と同一部分に同一符号を
示しているが、ブロック9−1〜9−3は、制a回路1
0の制御条件−より開閉するスイッチ回路を示す。9−
1.9−2は制御条件「M」時(二[開」 (定常時1
−閉」)で69.9−3は制御条件「有」時(二「閉」
(建常時「開」)するスイッチ回路で69、このスイッ
チ回路9−3(ユは入力として点検用心源11が汝絖さ
れる。またスイッチ回路9−3は、点検時(一点検用心
源より補助変成器12に点検磁流を流す役目をになって
いる。
In FIG. 6 (2), the same parts as in FIG.
A switch circuit that opens and closes under the control condition of 0 is shown. 9-
1.9-2 is when the control condition is "M" (2 [open] (1 at steady state)
69.9-3 is when the control condition is “Yes” (2 “Closed”).
This switch circuit 9-3 is connected to the inspection precaution source 11 as an input. Its role is to flow a test magnetic current to the auxiliary transformer 12.

こ\で第6図に示す粘砥裟直の応aV一ついて説明する
。まず足常時について説明をガロえる。系統磁流を変成
して得られた峨流峨気前を磁圧t(=変換する。この電
圧量は、系統磁流(二比例した量でめる。この電圧量を
硫圧周反数変換器3で変調する。この変調回路は、第7
図at:示すような磁圧V−周波数F特性をもち入力(
1応じて瞬時(=これ(=応じた周波数(=変換する愼
能をそなえている。
Here, we will explain the viscous abrasive aV shown in Fig. 6. First of all, I would like to explain about the foot constant. The current gradient obtained by transmuting the system magnetic current is converted to the magnetic pressure t (=. This voltage amount is determined by the amount proportional to the system magnetic current (2). This voltage amount is calculated as the sulfur pressure cycle inverse number It is modulated by converter 3. This modulation circuit
Figure at: Input with magnetic pressure V-frequency F characteristics as shown (
1 It has the ability to instantaneously (=this (=frequency (=according to)) convert.

この周波数変調出力は、さら(二図示しない伝送手段(
二よシ相手端子(=送信される。相手端子では、これを
受信して弗6図のブロック5と同様の周波a電比変圧器
(二よシ仮調する。
This frequency modulation output is further transmitted by a transmission means (not shown).
The signal is sent to the other party's terminal (=transmitted. The other party's terminal receives this and performs a temporary adjustment of the frequency A-to-electrical ratio transformer (2, 2) similar to block 5 in Figure 6.

第7図b(二周波数F−磁圧V特性を示している。Figure 7b (showing two frequency F-magnetic pressure V characteristics).

受信波を儂調した磁出盪と、自熾也流より得られfc遡
Ith量を受信波の伝送遅れ補償回路4で遅れ分(伝送
連れ)を補償した電圧量とを、それぞれスイッチ回路9
−1.9−2を通して直流分阻止回路6−1.6−21
Z導入する。この直流分阻止回路9−1.9−2は、そ
の前段回路までに発生する可能性のbる直流分(例えば
変復調Lgl路でいえば砥出−周波数変換器の中心周波
数10の微小ずれofo+=。
A switch circuit 9 converts the magnetic output voltage obtained by adjusting the received wave and the voltage amount obtained by compensating for the delay (transmission delay) in the transmission delay compensation circuit 4 of the received wave from the fc trace Ith amount obtained from the Jiriya flow.
-1.9-2 through DC blocker circuit 6-1.6-21
Introduce Z. The DC component blocking circuits 9-1 and 9-2 are configured to block DC components that are likely to occur up to the preceding stage circuit (for example, in the modulation/demodulation Lgl path, a minute deviation of the center frequency 10 of the grinding-frequency converter is detected). =.

よるもの)をカットし、交流分のみ(=応動する目的(
二て挿入されたi!ll!1路でめる。そしてそれぞれ
直流分阻止回路9−1.9−2を通ったのち、甘酸加算
されるものとなる。
cut out the alternating current (= the purpose of responding (
i was inserted twice! ll! Get it in one pass. Then, after passing through the DC component blocking circuits 9-1 and 9-2, sweet and acid are added.

このような構成(二おいて、例えは第5図C二本した2
端子系統(二おいて、通4尾流(潮流あるいは外部事故
磁流)(二対して、合成加算回路出力が零となり、保護
区間内事故−流(二対しては、合成加算出力が生じ、こ
れを恢出して継磁装置動作となる差動ぷ埋の装置である
Such a configuration (2, for example, 2 with 2 C in Figure 5)
Terminal system (for 2, 4-tail current (tidal current or external accident magnetic current)) (for 2, the composite addition circuit output becomes zero, fault-flow within the protected area (for 2, a composite addition output occurs, By exploiting this, it is a differential bias device that operates as a relay device.

つぎ(二制御条汗を加味した場合を説明する。制御条件
は、前述したように点検時(二より条件を導入する。自
端子(二て点検を実施する場合、自端のしゃ断回路をロ
ックし几のち、例えばスイッチ回路9−3を閉略するよ
う制御する。この操作を行なうことにより自端磁流が変
化して差動磁気蓋を生じることとなって自端点検が可能
となる。ところで自端子点検時に相手端子(二対しては
、自端子相当の磁流が位送さn自端子継磁装置と同様(
二動作することとなる。これは不都合なことである。
Next, we will explain the case in which the control condition is taken into account.The control conditions are as described above. After that, for example, the switch circuit 9-3 is controlled to be closed or closed.By performing this operation, the self-end magnetic current changes and a differential magnetic cover is generated, making it possible to inspect the self-end. By the way, when inspecting one's own terminal, the magnetic current equivalent to one's own terminal is shifted to the other terminal (two pairs).
There will be two movements. This is inconvenient.

このため、図示しない伝送手段(二より相手端子継電装
置の制御回路を作動させ、相手増子継成′装置のスイッ
チLgJ路9−1.9−2を開略し、自端子および相手
端子よりの入力磁気量を零として継電装置を不動作とす
るよう制御している。
Therefore, the transmission means (not shown) activates the control circuit of the other terminal relay device, opens the switch LgJ path 9-1. The amount of magnetism is set to zero and the relay device is controlled to be inoperative.

以上のような応動を行なうg屯装置(二おいて、点検時
(=生ずる問題点(二対してつぎ(二説明する。
The G-Tun device that performs the above-mentioned response (2) and the problems that occur during inspection (2) will be explained next (2).

点検時(=おいて、自端子、他端子とも、スイッチ回路
を開略し、点検終了後(二これを閉路する方式であるが
、説明を簡単にするため(二、第5図(二示した系統に
て潮流を考慮しない場合をとりめけて述べる。こ\に述
べる問題点とは、直流分阻止回路6−1.6−2の前段
ざいかえればスイッチ回路9−1.9−2の前段に直流
分の無い場合と有る場合およびスイッチ回路1間」、「
閉」時の直びL分阻止回16の応動とこt(二ともなう
加算器Igl路以降の回路応動である。
At the time of inspection (2), the switch circuit is opened for both the own terminal and other terminals, and after the inspection (2) this is closed, but for the sake of simplicity (2, Figure 5 (2) We will discuss the case where the power flow is not taken into account in the system.The problem described here is the case in which the DC blocking circuit 6-1.6-2, or in other words, the switch circuit 9-1.9-2, with and without DC component and between switch circuit 1", "
This is the response of the immediate L-minute blocking circuit 16 when "closed" (this is the response of the circuit after the adder Igl circuit).

まず、直流分が発生していない場合には、直流分ml止
回路も作動して2らず、したがってスイッチ回路9−1
.9−2をrt、mJ、r閉」しても何ら七の出力応答
波形は便化しない。ところが前述の理由など(二より例
えば交信部入力1141+ を二直流分が発生し、直流
分阻止回路6−1.6−2が作動して直流カットしてい
る状態では、スイッチ回J49−1゜9−2 + rH
J 、 rffiJするト、1.(:、/チl!21w
59−1  の回路側(二て直流分阻止回路6−1の入
力が急変することとな9、直流分阻止回路9−1が入力
(1応じて足常状態と異なる応動を行なう。
First, when the DC component is not generated, the DC component ml stop circuit is also activated and the switch circuit 9-1
.. Even if 9-2 is closed by rt, mJ, r, the output response waveform of 7 is not facilitated. However, due to the above-mentioned reasons (2), for example, when two DC components are generated at the communication section input 1141+ and the DC component blocking circuit 6-1, 6-2 is activated to cut off the DC, the switch rotation J49-1° 9-2 + rH
J, rffiJ, 1. (:,/chil!21w
When the input to the DC component blocking circuit 6-1 suddenly changes, the DC component blocking circuit 9-1 responds differently from the normal state in response to the input (1).

ここでこれらの状況(二つぎ、波形を用いて説明する。We will now explain these situations using waveforms.

第8図a(二直流分無しの場合、第8図b(二百訛分有
りの場合の応動波形をそれぞれ説明する。
The response waveforms in FIG. 8a (with no DC component) and FIG. 8B (with 200 DC components) will be explained.

第8図a(=おいて波形(イ)は入力磁流を示す。(説
明の都合上零としている。)シ流亀出敦換器2を通過し
ても同様(二波形(ロ)に示すように苓でめる。この磁
気量を周仮数変調して波形(−)とするととも(二、伝
送遅れ補償回路4を通して波形(ニ)となる。波形(ニ
)も1司様ζ二苓でめる。
The waveform (a) in Figure 8a (=) shows the input magnetic current. This magnetic quantity is modulated by the frequency mantissa and becomes a waveform (-) (2. It passes through the transmission delay compensation circuit 4 and becomes a waveform (2). Rei Demeru.

−万、相手端子より変調された波形(ホ)を受1ざし、
復調し一〇波形(へ)となるととも(二、零である波形
(ニ)と波形(へ)を−f:れぞれスイッチ回路9−1
.9−2直流分阻止回路6−1.6−2を通しても半で
るり、直流分阻止出力がそれぞれ波形(ト)、波形(チ
〕となる。これらを合成した加算器7の出力も波形(ワ
)のごとく苓となる。したがって、これを利足回路8を
通しても波形(ヌ〕となり、この場曾継磁器出力を生ず
ることはない。また点検条件波形(ノリ(二てスイッチ
回路開閉を行ない、かつこの条件をロック栄汗として使
用する構成を組むのが通常であるが、当然この場合(=
おいても波形(テ)のよう(二出力を生じない。
- 10,000, receives the waveform (E) modulated from the other terminal,
When it is demodulated and becomes the 10 waveform (2), the zero waveform (2) and the waveform (2) are converted to -f: switch circuit 9-1, respectively.
.. 9-2 DC component blocking circuit 6-1, 6-2 also outputs a half output, and the DC component blocking output becomes waveform (G) and waveform (H), respectively.The output of adder 7, which combines these, also has waveform ( Therefore, even if this is passed through the switch circuit 8, it becomes a waveform (nu), and no relay output is generated in this field. , and it is normal to create a configuration that uses this condition as a lock, but of course in this case (=
Even if the waveform (Te) is set, it does not produce two outputs.

第8図b(=直流分Mりの場合、具体的(二に復調回路
部(二で直流電圧を生じたと仮定して応動波形を示す。
FIG. 8b (in the case of DC component M, concrete (2) demodulation circuit section (2) shows the response waveform on the assumption that a DC voltage is generated.

波形(イ)〜波形(ホ)は、第8図aの4曾と同様であ
る。ところが偵調回路出力(二て波形(へ)(二示すよ
う(二直流電圧を生じた場合、点検指令条件波形(ル)
(−よりスイッチLgl路を開閉すれは七の出力はスイ
ッチ回路の「開」、「閉」それぞれ(二応じて図示波形
(テ)の通9となる。この波形(チ)と波形(ニ)(二
合成すると、波形(す)のよう(二な9、これを市11
足すれば、継磁裟−として波形(ヌ)の出力を得る。
Waveforms (A) to (E) are the same as the 4th waveform in FIG. 8a. However, as shown in the reconnaissance circuit output (2 waveforms) (2), when a DC voltage is generated, the inspection command condition waveform (2)
(If the switch Lgl path is opened/closed from -, the output of 7 will be ``open'' and ``close'' of the switch circuit respectively (2). (If you combine the two, it will look like a waveform (su) (29).
If you add them together, you will get a waveform (nu) output as a magnetic relay.

前記の通り、実際(=は点検指示条件を組み合せて点検
中条件にて継磁装置出力をロックすることを考えるのが
通常であるが、この条件を組合せたとしても、点検中味
件が復帰したのち、波形(ヲ)(=示すよう(二継砥仮
置出力を生ずること(=なる。
As mentioned above, it is normal to think of locking the relay device output under the inspection condition by combining the inspection instruction conditions, but even if this condition is combined, the inspection condition will not return. Later, as shown in the waveform (wo), a temporary output is generated (=).

この不具合現尿は、点検糾了友(二ロック時間をさら(
=保持することで対処することも可能であるが。
This malfunction current urine has been inspected and examined (two lock time) (
Although it is possible to deal with this by keeping it.

この場合、ロック時間が不必要(二長くなシ、点検時間
さえも少しでも短くし、g電長直の稼動時間を長くした
り、装置からの要求(二対して答えきれない状態となる
In this case, the lock time is not necessary (2), and even the inspection time is shortened as much as possible, the operation time of the power line chief is increased, and the request from the device (2) cannot be answered.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、不必安−ロツク時間を延艮せず(=、
微小直流分≦二対して応動しされる差動継電装置を提供
する(二ある。
The purpose of the present invention is to avoid prolonging the lock time (=,
Provided is a differential relay device that responds to minute DC components≦2 (there are two).

〔発明の概要〕[Summary of the invention]

本発c!Aによる差動継電装置は、直流分を記憶する回
路をもうけ、点検期間中(二この記憶回路出力を直流分
阻止回路−加えて見かけ上(=直流分阻止回路入力とし
ては質化ン生じないよう回路画成したことを特徴とする
ものである。
Main departure c! The differential relay device according to A has a circuit that stores the DC component. The circuit is characterized in that the circuit is designed so that it does not occur.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を第1図(二示す実施例について説明する
。WI1図(二おいて、第6図と同じ部分回路は、同一
ブロック査号を附してその脱明を省略する。第1図にお
いて、第6図(=退却した回路は、スイッチ回路9−4
〜9−6、直びt分記憶回路12−1.12−2である
。スイッチ回路9−4.9−5  は、常時「閉」9点
検時「開」で、スイッチ回路9−6゜9−7は窩時1開
」、点検時I−閉」となるよう作動する。
Hereinafter, the present invention will be described with reference to the embodiment shown in FIG. 1 (2). In FIG. In the figure, the circuit that has retreated is the switch circuit 9-4 in Figure 6.
9-6, and the t-minute storage circuits 12-1 and 12-2. The switch circuits 9-4 and 9-5 operate so that they are always "closed" and "open" during inspection, and the switch circuits 9-6 and 9-7 are "1 open" when they are closed and "I-closed" when they are inspected. .

また直流分記憶回路12−1.12−2は、例えば第2
図(二その周波数特注を示すような回路であり、直流入
力に応動する特性を備えている。そしてス、イツテ回路
9−4.9−5は、それぞれ伝送遅れ補償回路4、周波
数−土質供器5の出力を入力とし出力段が直流分記憶回
路12−1 、12−2 +二それぞれ接続され、ま几
直流分記憶回路12−1 、12−2のそれぞれの出力
がスイッチ回路9−6.9−7の入力となり、その出力
が直流分阻止回路6−1.6−2のそれぞれの入力とな
る構成であり、その他は第6図の回路構成と同じである
Further, the DC component storage circuit 12-1, 12-2, for example,
It is a circuit that shows the frequency customization in Figure 2, and has characteristics that respond to DC input.The transmission delay compensation circuit 4 and the frequency-soil supply circuit The output stages of the DC storage circuits 12-1 and 12-2 are connected to the switch circuit 9-6. .9-7, and its output becomes the input of each of the DC component blocking circuits 6-1 and 6-2, and the rest is the same as the circuit configuration shown in FIG.

このよう(=構成し九本発明の差動継電t?、直のら励
C二ついて先≦二示した第8図すの不具合ケース(二対
応させて説明する。第8図b(=対応して波形(イ)〜
波形(へ)までは、すなわち伝達遅れ回路4の出力波形
(ニ)、周波数毫If変換器5の出力波形(へ)までは
何ら変らない。こ−で点検条件中(二条性波形(ル)(
二て制御IP!l路13(二よ’) ri制御C二人る
。ところで、スイッチ回路9−1.9−4.9−6と直
流分記憶回路12−1を含む制御は、スイッチ回路9−
2゜9−5.9−7と直流分配11回路12−2を含む
制御と全く同じであり、前者は入力(二皿流分を仮定し
ていないことから、検者直流分を含んでると仮定した受
信系(:ついて回路応動を説明する。
In this way, the differential relay t? of the present invention and the direct excitation C are two. Corresponding waveform (A) ~
There is no change in the waveforms up to (2), that is, the output waveform (2) of the transmission delay circuit 4 and the output waveform (2) of the frequency If converter 5. This shows that during the inspection conditions (bi-waveform) (
Second control IP! l road 13 (two') ri control C two people. By the way, the control including the switch circuit 9-1.9-4.9-6 and the DC component storage circuit 12-1 is performed by the switch circuit 9-1.
2゜9-5. It is exactly the same as the control including 9-7 and DC distribution 11 circuit 12-2. The circuit response for the assumed receiving system (:) will be explained.

周波数@tj:、変侠器5よ換器流分を生じ足場台、常
時この出力は、スイッチ回路9−2.9−5が閉でチリ
、スイッチ回路9−7が開でろることから、スイッチ回
路9−2を追して直流分阻止回路6−2(二入力されて
いるとともに、直流分記憶回路12−2(二常(−記憶
し続けている状態(=ある。このfis会の応動波形は
、直流分阻止回路6−2の入力波形を弗3図の波形(1
)、直流分記憶I!21路12−2 の出力波形を第3
図の波形(マ)とすると、波形(イ)からの第8図すと
同様の位置の波形も含め弗3図(=示すよう(二なる。
Frequency @tj: The converter 5 generates a converter flow, and this output is always generated because the switch circuit 9-2.9-5 is closed and the switch circuit 9-7 is open. Following the switch circuit 9-2, there is a DC component blocking circuit 6-2 (2 inputs), and a DC component storage circuit 12-2 (2 normal (- continuous storage state). The response waveform is the input waveform of the DC component blocking circuit 6-2 as shown in Figure 3 (1).
), DC portion memory I! The output waveform of the 21st path 12-2 is
Assuming the waveform in the figure (Ma), the waveform in Figure 8 from the waveform (A) also includes the waveform at the same position as in Figure 3 (= as shown in (2).

こ\に常時の直流分阻止回路6−2の入力の太ささく二
対し、直流分記憶El路U−2の出力の大きさが同じ大
きさとなるよう調整されていることはいうまでもない。
It goes without saying that the output of the DC component memory circuit U-2 is adjusted to have the same size as the input of the regular DC component blocking circuit 6-2. .

以上の状態から点検を開始すると、その条件でスイッチ
回路9−2.9−5が開、スイッチ回路9−7が閉とな
り、直流分阻止回路6−2の入力は、周波数電比変換器
5の出力よりさりか見られてスイッチ回路9−7を通し
て直流分記憶回路12−2の出力が加えられること(二
なる。この状態(:おいて直流分阻止回路6−2の入力
は、周波iil電圧変換器5の出力(直流電圧)と、直
流分記憶回路12−2の出力(直流電圧)が同じ大きさ
としであるため、点検切換え);おいても変化せず、波
形(4)の通9(二なる。
When inspection is started from the above condition, the switch circuits 9-2 and 9-5 are opened and the switch circuit 9-7 is closed, and the input of the DC component blocking circuit 6-2 is connected to the frequency-to-voltage ratio converter 5. The output of the DC component storage circuit 12-2 is added to the output of the DC component storage circuit 12-2 through the switch circuit 9-7 (2). Since the output (DC voltage) of the voltage converter 5 and the output (DC voltage) of the DC component memory circuit 12-2 are of the same magnitude, there is no change even after checking and switching, and the waveform (4) does not pass. 9 (Second.

したがって、直流分阻止回路6−2の入力不変のため、
その出力も当該回路が作動状態を継続してその出力は変
化しない この状態で点検が進行して点検終了(二て指
令がなくなると、スイッチ回路9−5.9−2.9−7
がそれぞれ開閉逆の位置となって常時の状態(=復帰す
る。この時点においても直流分阻止回転6−2の入力は
変化せず、その出力も同様(=変化しない。したがって
、継′@装置としては、第3図の波形(ト)〜旋形(ヲ
)(=示すよう(=加算器7の出力もないのでia毫動
作(二いmらない。すなわち、第8図aで直流分発生し
ない状態を考えた場合と等脚となジ、不具合の発生が屏
消されたこと(二なる。
Therefore, since the input of the DC blocker circuit 6-2 remains unchanged,
The circuit continues to operate and its output does not change.In this state, the inspection progresses and the inspection is completed.
are in the opposite open and closed positions, returning to their normal state (=returning. At this point, the input to the DC component blocking rotation 6-2 does not change, and its output also does not change (=does not change. Therefore, the joint '@ device As shown in Fig. 3, the waveforms (g) to helical (wo) (= As shown, there is no output from the adder 7, so there is no ia operation. In other words, in Fig. 8 a, the DC component is If we consider a situation in which it does not occur, it is equivalent to an isopod, and the occurrence of the problem has been eliminated (second term).

これまで述べたことは、周波数電圧f換器5(=直流分
出力を生じitと仮定して説明してす九が、この回路の
み(二成足されずこれ以阿iIの回路(=おいて直流分
が生ずる内容(=おいても、本発明は通用可能であり、
また伝:i!:!れ補償回路4側に同様の埃尿があった
としても、また前者、後者C二同時(:直流分が生ずる
内容(二おいても、通用可能であることは云うまでもな
い。
What has been described so far has been explained assuming that the frequency-voltage converter 5 (= produces a DC component output), but only this circuit (2 is not satisfied, and the circuit of AiI (= or The present invention is applicable even if the content (=) in which a DC component is generated is
Matataden: i! :! Even if there is similar dirt and urine on the side of the compensation circuit 4, it goes without saying that the former and the latter C2 (2) can also be used.

〔発明の効果J 以上のよう(二本発明(=おいては、常時発生する直流
@比を記憶しておき、点検時実回路から切換え 。
[Effects of the Invention J] As described above, in the present invention (=), the constantly occurring DC @ ratio is memorized and switched from the actual circuit at the time of inspection.

てこの記憶電圧を加えるようにシ友ことによシ、点恢時
(二直流分、M止回路の入力変りをなくすことかでさ、
不要応動することを趨けることができる。
In order to apply the memorized voltage to the lever, it is possible to eliminate the change in the input of the M stop circuit at the time of switching (two DC components).
You can avoid unnecessary reactions.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発男(=よる追贈継磁装置の一実施例を示す
ブロック図、第2図はその内部回路の特性図5弗3図は
木兄す」の差動継颯装置のも内部回路の応動波形図、第
4図は一収的な磁流差動継4衾直を下すブロック図、第
5図は差動継磁装置の系統への適用側図、第71.Aa
およびbは変調器+ ”f夏硝器の特性図、弗8図aお
よびbは従来の越流差製g屯装置の応動波形図である。 2・・・−丸砥正変換器 3・・・砥土周彼数変換器4
・・・伝送遅れ補償囲路 5・・・周波数i正変換器6
−1.6−2・・・直流分阻止回路  7・・・加算器
8・・・判芝回路  9−1.9−7・・・スイッチ回
路10・・・点検用気源   11・・・補助変成器1
2−1 、12−2直流分記濾回路   13・・・制
a回路(8733)  代理人 弁理士 猪 股 祥 
晃(ほか1名)第  3  図 、f芝、力1 (イン  □ λ(1杉(へ)D−−−−−−−−−−−ブ艷@ dつ
 □ 液f1//(力□ 第  4  図 第5図 @6図 第  7  図 ζm           (b) (乙l)                   tb
ツノ濱Aシイへ) □      2艷可5(へ1 −
−−−−−−−−−−−−刃司杉Cトフ □     
1≧(トフ □#5(ツノ□Jθを三(ヲノーーーーー
ーーーーーーーーーー−1−一−11−手続補正書く方
式) %式% 1、事件の表示 特願昭5959−2O982 9、発明の名称 差動継電装置 3、補正をする者 事件との関係  特許出願人 (307)株式会社 東芝 4、代理人 〒105 東京都港区虎ノ門1丁目9番10号 昭和61年2月25日(発送日) 6、補正の対象 1、明細書の図面の簡単な説明の欄 7、補正の内容 1、本願明細書の本願明細書の第15頁の第9行目の「
適用側図」を「適用例図」に訂正する。 2、同明細書の第15頁の第9行目の1・・・適用例図
、」と「第7図a」との間に次の記載を追加する。 「第6図は点検機能を付加した継電装置を示すブロック
図、」 以上
Figure 1 is a block diagram showing one embodiment of Honhatsu's follow-on magnetic relay device, and Figure 2 is a characteristic diagram of its internal circuit. Response waveform diagram of the internal circuit, Figure 4 is a block diagram of the single magnetic current differential relay 4, Figure 5 is a side view of the application of the differential relay device to the system, Figure 71.Aa
and b are characteristic diagrams of the modulator + "f summer glassware, and Figures 8a and b are response waveform diagrams of the conventional overflow differential g-ton device. 2... - Round sharpening positive converter 3. ...Shu Todo He number converter 4
... Transmission delay compensation circuit 5 ... Frequency i positive converter 6
-1.6-2...DC blocker circuit 7...Adder 8...Method circuit 9-1.9-7...Switch circuit 10...Air source for inspection 11... Auxiliary transformer 1
2-1, 12-2 DC division filter circuit 13... Control a circuit (8733) Agent Patent attorney Sho Inomata
Akira (and 1 other person) Fig. 3, f Shiba, force 1 (in □ λ (1 cedar) D-------------bu 艷@ dtsu □ liquid f1//(force □ Figure 4 Figure 5 @ Figure 6 Figure 7 ζm (b) (Otsu l) tb
To Tsunohama A sea) □ 2 ships allowed 5 (to 1 -
−−−−−−−−−−−−Hajisugi C Tofu □
1 ≧ (Tofu □ #5 (Tsuno □ Jθ to 3 (Wono-1-11-Procedural amendment writing method) % expression % 1. Case display special Application No. 5959-2O982 9, Name of the invention Differential relay device 3, Relationship to the amended case Patent applicant (307) Toshiba Corporation 4, Agent 1-9-10 Toranomon, Minato-ku, Tokyo 105 Japan No. February 25, 1988 (shipment date) 6. Subject of amendment 1, Brief description of drawings in the specification column 7, Contents of amendment 1, No. 9 on page 15 of the specification of the present application Line ``
"Application side diagram" is corrected to "Application example diagram." 2. The following description is added between page 15, line 9 of the same specification, 1...Application example diagram,'' and ``Figure 7 a.''"Figure 6 is a block diagram showing a relay device with an inspection function added."

Claims (2)

【特許請求の範囲】[Claims] (1)電力系統より電気量を導入してこれを変調して送
信するとともにその電気量を伝送遅れ補償回路を通して
直流阻止回路にもちこむ回路と、受信した変調波を復調
して直流阻止回路にもちこむ回路とを有し、その両回路
の出力を合成して判定する差動継電装置において、前記
直流阻止回路の前段にそれぞれ常時直流分を記憶する直
流分記憶回路を設け、さらに通常はこの直流分記憶回路
をバイパスしておき一定制御条件でバイパス回路を開い
て前記直流分記憶回路の出力を直流阻止回路の入力とし
て加えるよう構成したことを特徴とする差動継電装置。
(1) A circuit that introduces an amount of electricity from the power system, modulates it, transmits it, and brings that amount of electricity to a DC blocking circuit through a transmission delay compensation circuit, and a circuit that demodulates the received modulated wave and sends it to the DC blocking circuit. In a differential relay device that combines the outputs of both circuits and makes a determination, a DC component storage circuit is provided at the front stage of each of the DC blocking circuits to constantly store the DC component, and further usually, A differential relay device characterized in that the DC component storage circuit is bypassed, the bypass circuit is opened under certain control conditions, and the output of the DC component storage circuit is applied as an input to a DC blocking circuit.
(2)直流分記憶回路の出力を回路の点検時に直流阻止
回路の入力として加えるよう構成したことを特徴とする
特許請求の範囲第1項記載の差動継電装置。
(2) The differential relay device according to claim 1, characterized in that the output of the DC component storage circuit is applied as an input to the DC blocking circuit when inspecting the circuit.
JP59209829A 1984-10-08 1984-10-08 Differential relay Pending JPS61180522A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59209829A JPS61180522A (en) 1984-10-08 1984-10-08 Differential relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59209829A JPS61180522A (en) 1984-10-08 1984-10-08 Differential relay

Publications (1)

Publication Number Publication Date
JPS61180522A true JPS61180522A (en) 1986-08-13

Family

ID=16579304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59209829A Pending JPS61180522A (en) 1984-10-08 1984-10-08 Differential relay

Country Status (1)

Country Link
JP (1) JPS61180522A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352935B2 (en) 2004-08-17 2008-04-01 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352935B2 (en) 2004-08-17 2008-04-01 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system
USRE41742E1 (en) 2004-08-17 2010-09-21 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system

Similar Documents

Publication Publication Date Title
JPS61180522A (en) Differential relay
EP0374882B1 (en) A hot standby transmitter switching system
JPS61240819A (en) Differential relay
JPS60253332A (en) Circuit device for checking abnormal operating function of data transmitter
JPS59228450A (en) Line disconnection detecting circuit
JPS60148333A (en) Ratio differential relay
Hahn et al. Results of Acoustic Emission Tests on Bonded Metal-to-Metal Joints(Use of Sound Emission Analysis to Evaluate the Limits of Stress of Metal Adhesive Bonds). Doc. IIS/IIW-745-82(Ex Doc. XVI-415-82)
JP3149312B2 (en) Distribution line carrier signal injection method
JPS6084050A (en) Line disconnection detecting circuit
JPS63114525A (en) Current differential relay
JPS5917602B2 (en) How do I get started?
JPS58198939A (en) Loop transmission system
JPS58157322A (en) Carrier protecting relay unit
SU1649546A1 (en) Paraphase flip-flop
JPS6132895B2 (en)
JPS61172463A (en) Modulation-demodulation integrated circuit
JPS6052719U (en) Signal branching and combining device
Keen New Trial-Statement of Grounds in General-Effect of Failure to Present Motion for New Trial in Writing
JPS62250820A (en) Three-phase differential relay
JPH05284651A (en) Connection of active filter
Comrie The reduction of lunar occultations
JPS589579A (en) Circuit for controlling reversible power conversion
TAYLOR et al. Digests of Decisions
JPS605728A (en) Differential protecting relaying device
SCHLIEKELMANN Operational experience with adhesive bonded structures(aircraft structures)