SU1649546A1 - Paraphase flip-flop - Google Patents
Paraphase flip-flop Download PDFInfo
- Publication number
- SU1649546A1 SU1649546A1 SU894651413A SU4651413A SU1649546A1 SU 1649546 A1 SU1649546 A1 SU 1649546A1 SU 894651413 A SU894651413 A SU 894651413A SU 4651413 A SU4651413 A SU 4651413A SU 1649546 A1 SU1649546 A1 SU 1649546A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- paraphase
- elements
- inputs
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении дискретных систем повышенной надежности. Цель изобретени - повышение достоверности работы триггера. Поставленна цель достигаетс с помощью элементов И 1,3, 4,9-11, элементов ИЛИ 2,5, сумматоров 6-8 по модулю два и элемента НЕ 18. Триггер позвол ет обнаружить ошибочные комбинации 00 или 11, поступающие на его входы 12, 13 и 14,15, а также константные неисправности элементов, вход щих в его состав. 2 ил.The invention relates to computing and can be used in the construction of discrete systems with increased reliability. The purpose of the invention is to increase the reliability of the trigger. The goal is achieved using the elements AND 1.3, 4.9-11, elements OR 2.5, adders 6-8 modulo two and element 18. The trigger allows you to detect erroneous combinations of 00 or 11, arriving at its inputs 12 , 13 and 14, 15, as well as constant malfunctions of the elements included in its composition. 2 Il.
Description
OiimOiim
ЈJ
сеse
22
Изобретение относитс к вычислительной технике и может быть использовано при построении дискретных систем повышенной надежности.The invention relates to computing and can be used in the construction of discrete systems with increased reliability.
Цель изобретени - повышение достоверности работы триггера.The purpose of the invention is to increase the reliability of the trigger.
На фиг. 1 приведена функциональна схема парафазного триггера; на фиг. 2 - таблица состо ний функции неисправ ностей парафазного триггера.FIG. 1 shows a functional diagram of a paraphase trigger; in fig. 2 is a table of the state of the paraphase trigger failure function.
Парафазный триггер (фиг. 1) содержит п тый элемент И 1, первый элемент ИЛИ 2, четвертый и шестой элементы И 3 и 4, второй элемент ИЛИ 5, сум- маторы 6-8 по модулю два, первый, второй и третий элементы И 9-11, разр ду 12 и 13 единичного входа пара- фазного триггера, разр ды 14 и 15 нулевого входа парафазного триггера, выходы 16 и 17 парафазного триггера, элемент НЕ 18, вход 19 задани режима работы и установочный вход 20 парафазного триггера.The paraphase trigger (Fig. 1) contains the fifth element AND 1, the first element OR 2, the fourth and sixth elements AND 3 and 4, the second element OR 5, adders 6-8 modulo two, the first, second and third elements AND 9-11, bit 12 and 13 of the single-input para-phase trigger, bits 14 and 15 of the zero para-phase trigger input, the 16 and 17 paraphase trigger outputs, the HE element 18, the operation mode input 19, and the paraphase trigger installation input 20.
Триггер работает следующим обра- зом.The trigger works as follows.
Перед началом работы подаетс управл ющий сигнал на вход 20 парафазного триггера. Функционирование триггера в исправном и неисправном состо- ни х представлено с помощью таблицы функций неисправностей на фиг. 2. Входные воздействи с весовым состо нием 0,1,2,3,4,7,8,11,12,13,14,15 вл ютс запрещенными дл триггера. При их поступлении сумматоры 6 и 7 по мо- дулю два формируют на выходах 16 и 17 парафазного триггера код 00, который свидетельствует о поступлении этих запрещенных входных воздействий или о возникновении неисправности в элементах триггера. При возникновении неисправностей в элементах триггера на его выходах 16 и 17 может формироватьс код 111. Признаком правильного функционировани триггера вл етс формирование на его выходах 16 и 17 кода 01 . Табли- ца функций неисправностей (фиг.2) составлена дл случа , когда входные воздействи поступают в следующей по- следовательности: 5,6,9,10. Неисправность типа константы 0 элемента И 1 про вл етс на выходах 16 и 17 пара- фазного триггера в том случае, если триггер находитс в единичном состо - нии (q 1, qa 0), а дл его перевода в нулевое состо ние подаетс входное воздействие с весовым состо Before starting, a control signal is applied to the input 20 of a paraphase trigger. The operation of the trigger in good and bad conditions is represented using the table of fault functions in FIG. 2. Input actions with a weight state of 0,1,2,3,4,7,8,11,12,13,14,15 are prohibited for the trigger. When they arrive, adders 6 and 7 modulo two form at outputs 16 and 17 of the paraphase trigger code 00, which indicates the arrival of these prohibited input actions or the occurrence of a malfunction in the trigger elements. If faults occur in the trigger elements at its outputs 16 and 17, a code 111 may be generated. A sign of the correct functioning of the trigger is the formation of code 01 at its outputs 16 and 17. The table of fault functions (Fig. 2) is compiled for the case when the input actions are received in the following sequence: 5,6,9,10. A fault like the constant 0 of the element And 1 appears at the outputs 16 and 17 of the paraphase trigger in the event that the trigger is in the one state (q 1, qa 0), and for its transfer to the zero state the input action is applied with weight
5 0 50
5 five
„ 5 0 5 „5 0 5
00
5five
нием 6, Неисправности типа константы О элементов И 3 и 4 про вл ютс на выходах 16 и 17 при подаче входного воздействи с весовым состо нием 5 и подачей команды Установка в О на вход 20. Правильность функционировани сумматоров 6 и 7 по модулю два, и элементов И 9-11 провер етс путем подачи входных воздействий с весовым состо нием 1 и 8. Проверка функционировани сумматора 8 по модулю два, элемента НЕ 12 и элемента И 9 осуществл етс путем подачи входного воздействи с весовым состо нием 6 и управл ющего воздействи на вход, 19 пара- фазного триггера.6, Faults of the type of the constant O of elements 3 and 4 appear at the outputs 16 and 17 when the input action is applied with a weight state of 5 and with the command Set to O at input 20. Correctness of the operation of adders 6 and 7 modulo two, and elements AND 9-11 is checked by supplying input actions with a weight state 1 and 8. Testing the modulo two modulator 8 operation, the element NO 12 and element And 9 is performed by applying an input influence with a weight state 6 and controlling action input, 19 para-phase trigger.
Изобретение обеспечивает повышение достоверности функционировани триггера за счет формировани кода Т или Ј 11 на выходе триггера пр поступлении на его входы запре- ще х входных воздействий или при по влении неисправностей типа константы 0 или константы 1 в самом триггере . Достоверность функционировани повышаетс на величину, пропорциональную веро тности по влени таких неисправностей . Кроме того, достигаетс повышение контролепригодности триггера за счет обеспечени фиксации всех возможных одиночных неисправностей типа константы 0 и 1 на выходах элементов триггера.The invention provides an increase in the reliability of the trigger due to the formation of a code T or на 11 at the trigger output when incoming inputs are blocked at its inputs or when faults of the constant 0 or constant 1 type occur in the trigger itself. The reliability of the operation increases by an amount proportional to the probability of the occurrence of such faults. In addition, an increase in the testability of the trigger is achieved by ensuring that all possible single faults of constant type 0 and 1 are fixed at the outputs of the trigger elements.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894651413A SU1649546A1 (en) | 1989-02-13 | 1989-02-13 | Paraphase flip-flop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894651413A SU1649546A1 (en) | 1989-02-13 | 1989-02-13 | Paraphase flip-flop |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1649546A1 true SU1649546A1 (en) | 1991-05-15 |
Family
ID=21429158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894651413A SU1649546A1 (en) | 1989-02-13 | 1989-02-13 | Paraphase flip-flop |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1649546A1 (en) |
-
1989
- 1989-02-13 SU SU894651413A patent/SU1649546A1/en active
Non-Patent Citations (1)
Title |
---|
Селдерс Ф. Методы обнаружени ошибок в работе ЭЦВМ. 11.: Мир, с.160, фиг. 9.4. Авторское свидетельство СССР № 4256897/24, кл. G 06 F 11/00, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4279034A (en) | Digital communication system fault isolation circuit | |
US11823759B2 (en) | Testing of fault detection circuit | |
SU1649546A1 (en) | Paraphase flip-flop | |
US6052808A (en) | Maintenance registers with Boundary Scan interface | |
US3944975A (en) | Signal checking system | |
US6892345B1 (en) | Integrated circuit including duplicated synchronous and asynchronous components | |
JPS61141022A (en) | Tester for keyboard interface circuit | |
SU1283743A1 (en) | Device for checking conversion of information | |
SU1647653A1 (en) | Device for testing error correction circuitry | |
SU1076907A1 (en) | Device for checking modulo 2 monitoring equipment | |
SU608277A1 (en) | Redundancy device | |
SU1320898A1 (en) | Multichannel majority redundent logic device | |
SU1103373A1 (en) | Majority-redundant device | |
SU1312497A1 (en) | Device for measuring errors in codes | |
RU2015543C1 (en) | Unit for majority selection of signals | |
SU413485A1 (en) | ||
SU1034208A1 (en) | Storage with redundancy | |
SU1181162A1 (en) | Redundant device | |
SU1167661A1 (en) | Device for checking shift register | |
RU1833876C (en) | Device for majority signal selection | |
SU1478340A1 (en) | Fibonacci p-code check unit | |
SU1408438A1 (en) | Device for test check of processor | |
SU1236474A2 (en) | Control device | |
SU928335A1 (en) | Device for switching off external devices from the communication line that connects external devices to computer | |
SU1689952A1 (en) | Self-checking device for parity checking |