SU1103373A1 - Majority-redundant device - Google Patents

Majority-redundant device Download PDF

Info

Publication number
SU1103373A1
SU1103373A1 SU823506719A SU3506719A SU1103373A1 SU 1103373 A1 SU1103373 A1 SU 1103373A1 SU 823506719 A SU823506719 A SU 823506719A SU 3506719 A SU3506719 A SU 3506719A SU 1103373 A1 SU1103373 A1 SU 1103373A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
output
input
group
Prior art date
Application number
SU823506719A
Other languages
Russian (ru)
Inventor
Александр Петрович Горяшко
Исай Львович Сигалов
Алик Петрович Шибулкин
Original Assignee
Предприятие П/Я В-2655
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2655 filed Critical Предприятие П/Я В-2655
Priority to SU823506719A priority Critical patent/SU1103373A1/en
Application granted granted Critical
Publication of SU1103373A1 publication Critical patent/SU1103373A1/en

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)
  • Logic Circuits (AREA)

Abstract

МАЖОРИТАРНО-РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее первый элемент ИЛИ, выход которого  вл етс  первым выходом устройства, группа входов устройства соединена с группами входов первого, второго и третьего резервируемых блоков,, выходы которых соединены соответственно с первыми входами первого, второго и третьего элементов И и с вторыми входами третьего, первого и второго элементов И, выходы которых соединены с соответствующими входами первого элемента ИЛИ, отличающеес  тем, что, с целью повышени  контролепригодности устройства за счет обеспечени  диагностировани  его группы входов, в устройство введены второй и третий элементы ИЛИ, четвертый, п тый, шестой, седьмой, восьмой и дев тый элементы И, первый и второй элементы НЕ, первый вход устройства соединен с первыми входами четвертого и п того элементов И и через первый элемент НЕ - с первыми входами шестого и седьмого элементов И, второй вход устройства соединен с вторыми входами п того и седьмого элементов И и через второй элемент НЕ - с вторыми входами четвертого и шестого элементов И, выходы п того, шестого, четвертого и седьмого элементов И соединены соответственно с первыми входами восьмого и дев того элементов И и с первым и вторым входами второго элемента ИЛИ, выход которого соедиI нен с третьими входами первого, второго и третьего элементов И и  вл етс  вторым выW ходом устройства, группа входов устройства соединена с группами входов третьего элемента ИЛИ и восьмого элемента И, выход которого соединен с четвертым входом первого элемента ИЛИ, выход третьего элемента ИЛИ соединен с вторым входом дев того элемента И, выход которого соединен с п тым входом первого элемента ИЛИ. оо со соMAJOR-RESERVED DEVICE containing the first OR element, whose output is the first output of the device, the device input group is connected to the input groups of the first, second and third redundant blocks, the outputs of which are connected respectively to the first inputs of the first, second and third elements the second inputs of the third, first and second elements And, the outputs of which are connected to the corresponding inputs of the first element OR, characterized in that, in order to increase the testability of the device beyond the expense of providing diagnostics of its group of inputs; the second and third elements are introduced into the device; OR, the fourth, fifth, sixth, seventh, eighth and ninth elements AND; the first and second elements NOT; the first input of the device is connected to the first inputs of the fourth and fifth elements. And through the first element NOT with the first inputs of the sixth and seventh elements And, the second input of the device is connected to the second inputs of the fifth and seventh elements And through the second element NOT to the second inputs of the fourth and sixth elements And, outputs of the fifth, sixth,the fourth and seventh elements And are connected respectively with the first inputs of the eighth and ninth elements And with the first and second inputs of the second element OR, the output of which is connected with the third inputs of the first, second and third elements And is the second output of the device, the group of inputs device is connected to groups of inputs of the third OR element and the eighth AND element, the output of which is connected to the fourth input of the first OR element, the output of the third OR element is connected to the second input of the ninth AND element, the output of which is It is connected to the fifth input of the first element OR. oo with

Description

Изобретение относитс  к автоматике и вычислительной технике, в частности к устройствам , в которых обнаружение и исправление ошибок осуществл етс  с помощью мажоритарных схем, и может быть использовано при проектировании вычислительных систем повыщенной надежности. Известно мажоритарно-резервированное устройство, использующее трехкратное мажорирование , содержащее три одинаковых мажорируемых блока и трехвходовый мажоритарный элемент, причем выход каждого мажорируемого блока соединен с соответствующим входам мажоритарного элемента, реализующего функцию m XiXjVX, X ХХэУХг-Х5,где Xi; Хэ - входы мажорируемых блоков 1. Недостаток известного устройства заключаетс  в том, что в нем не предусмотрена диагностика неисправностей общих входов мажорируемых блоков (например, в случае обрыва или короткого замыкани  одного из входных контактов общих входов устройства ). Наиболее близким по технической сущности к предлагаемому  вл етс  трехканальное мажоритарно-резервированное устройство , которое содержит три одинаковых резервируемых блока, каждый из которых может содержать п выходных цепей, п мажоритарных элементов по числу выходных цепей блоков, генератор импульсов, счетчик, два дещифратора, четыре мультиплексора, элементы ИЛИ, индикаторы неисправности цепи и элемента. Каждый выход резервируемого блока соединен с соответствующим входом соответствующего мажоритарного элемента 2. Недостатком этого устройства  вл етс  невозможность установить факт неисправности одного или нескольких общих входов мажорируемых блоков (в прототипе это резервированные блоки). Цель изобретени  - повыщение контролепригодности устройства за счет обеспечени  диагностировани  его группы входов. Поставленна  цель достигаетс  тем, что в мажоритарно-резервированное устройство, содержащее первый элемент ИЛИ, выход которого  вл етс  первым выходом устройства , группа входов устройства соединена с группами входов первого, второго и третьего резервируемых блоков, выходы которых соединены соответственно с первыми входами первого, второго и третьего элементов И и с вторыми входами третьего, первого и второго элементов И, выходы которых соединены с соответствующими входами первого элемента ИЛИ, введены второй и третий элементы ИЛИ, четвертый, п тый, шестой , седьмой, восьмой и дев тый элементы И, первый и второй элементы НЕ, первый вход устройства соединен с первыми входами четвертого и п того элементов И и через первый элемент НЕ - с первыми входами шестого и седьмого элементов И, второй вход устройства соединен с вторыми входами п того и седьмого элементов И и через второй элемент НЕ - с вторыми входами четвертого и шестого элементов И, выходы п того, шестого, четвертого и седьмого элементов И соединены соответственно с первыми входами восьмого и дев того элементов И и с первым и вторым входами второго элемента ИЛИ, выход которого соединен с третьими входами первого, второго и третьего элементов И и  вл етс  вторым выходом устройства , группа входов устройства соединена с группами входов третьего элемента ИЛИ и восьмого элемента И, выход которого соединен с четвертым входом первого элемента ИЛИ, выход третьего элемента ИЛИ соединен с вторым входом дев того элемента И, выход которого соединен с п тым входом первого элемента ИЛИ. Вновь введенные элементы И, ИЛИ и НЕ обеспечивают возможность работы каждого резервируемого блока в автономном режиме , т.е. действием управл ющих сигналов на первый и второй входы устройства запрещаетс  режим мажорировани , и на первый вход устройства поступают результаты прохождени  тестовых сигналов с группы входов устройства либо через восьмой элемент И (при единичных значени х управл ющих и тестовых сигналов), либо через дев тый элемент И (при нулевых значени х управл ющих и тестовьгх сигналов). При исправных общих входах группы входов устройства на первом выходе устройства присутствует сигнал, значение которого совпадает со значением поданных управл ющих и тестовых сигналов. В случае неисправности хот  бы одного из общих входов группы входов устройства значение сигнала на первом выходе устройства противоположно поданным управл ющим и тестовым сигналам. На чертеже представлена структурна  схема устройства. Устройство содержит первый 1, второй 2 и третий 3 резервируемые блоки, первый 4, второй 5 и третий б элементы И, первый элемент ИЛИ 7, выход которого  вл етс  первым выходом устройства. Груп.па входов устройства соединена с группами входов резервируемых блоков (с 1 по 3). Выходы первого 1, второго 2 и третьего 3 резервируемых блоков соединены соответственно с первыми входами первого 4, второго 5 и третьего 6 элементов И и с вторыми входами третьего 6, первого 4 и второго 5 элементов И, выходы которых соединены с соответствующими входами первого элемента ИЛИ 7. Устройство содержит также второй 8 и третий 9 элементы ИЛИ, четвертый 10, п тый 11, щестой 12, седьмой 13, восьмой 14 и дев тый 15 элементы И, первый 16 и второй 17 элементы НЕ. Первый вход устройства соединен с первыми входами четвертого I о и п того 11 элементов И и через первый элемент НЕ 16 с первыми входами шестого 12 и седьмого 13 элементов И. Второй вход устройства соединен с вторыми входами п того И и седьмого 13 элементов И и через второй элемент НЕ 17 с вторыми входами четвертого 10 и шестого 12 элементов И. Выходы п того 11, шестого 12, четвертого 10 и седьмого 13 элементов И соединены соответственно с первыми входами восьмого 14 и дев того 15 элементов И, с первым и вторым входами второго элемента ИЛИ 8, выход которого соединен с третьими входами первого 4, второго 5 и третьего 6 элементов И и  вл етс  вторым выходом устройства. Группа входов устройства соединена с группами входов третьего элемента ИЛИ 9 и восьмого элемента И 14, выход которого соединен с четвертым входом первого элемента ИЛИ 7. Выход третьего элемента ИЛИ 9 соединен с вторым входом дев того элемента И 15, выход которого соединен с п тым входом первого элемента ИЛИ 7.The invention relates to automation and computing, in particular, to devices in which error detection and correction is carried out using majority schemes, and can be used in designing computer systems of increased reliability. A major-redundant device is known that uses triple majorization containing three identical majorized blocks and a three-input majoritarian element, the output of each majorized block connected to the corresponding inputs of the majority element implementing the function m XiXjVX, X ХХеУХг-Х5, where Xi; He - the inputs of the majorized blocks 1. The disadvantage of the known device is that it does not provide for diagnostics of malfunctions of the common inputs of the majorized blocks (for example, in the event of a break or short circuit of one of the input contacts of the common inputs of the device). The closest in technical essence to the proposed is a three-channel major-redundant device, which contains three identical redundant blocks, each of which may contain n output circuits, p major elements by the number of output circuits of the blocks, a pulse generator, a counter, two decipherors, four multiplexers , OR elements, chain and element fault indicators. Each output of the reserved block is connected to the corresponding input of the corresponding major element 2. A disadvantage of this device is the impossibility to establish the fact of failure of one or several common inputs of majorized blocks (in the prototype these are redundant blocks). The purpose of the invention is to increase the testability of the device by ensuring the diagnostics of its group of inputs. The goal is achieved by the fact that in a majority-redundant device containing the first OR element, the output of which is the first output of the device, the group of device inputs is connected to the input groups of the first, second and third redundant blocks, the outputs of which are connected respectively to the first inputs of the first, second and the third elements And with the second inputs of the third, first and second elements And, the outputs of which are connected to the corresponding inputs of the first element OR, the second and third elements OR are introduced, the fourth, fifth, sixth, seventh, eighth and ninth elements AND, the first and second elements NOT, the first input of the device is connected to the first inputs of the fourth and fifth elements AND, and through the first element NOT to the first inputs of the sixth and seventh elements AND, The second input of the device is connected to the second inputs of the fifth and seventh elements And through the second element NOT to the second inputs of the fourth and sixth elements And, the outputs of the fifth, sixth, fourth and seventh elements And are connected respectively to the first inputs of the eighth and ninth elements Both the first and second inputs of the second OR element, the output of which is connected to the third inputs of the first, second and third elements of AND, and is the second output of the device, the group of device inputs connected to the input groups of the third OR element and the eighth AND element, the output of which is connected to the fourth input of the first OR element, the output of the third OR element is connected to the second input of the ninth AND element, the output of which is connected to the fifth input of the first OR element. The newly introduced elements AND, OR, and NOT provide the possibility of operation of each redundant block in the autonomous mode, i.e. action of the control signals to the first and second inputs of the device prohibits the majorization mode, and the first input of the device receives the results of passing the test signals from the group of device inputs either through the eighth AND element (with single values of the control and test signals) or through the ninth element And (at zero values of control and test signals). When the common inputs of the device input group are intact, a signal is present at the first output of the device whose value matches the value of the supplied control and test signals. In case of failure of at least one of the common inputs of the device input group, the signal value at the first device output is opposite to the supplied control and test signals. The drawing shows a block diagram of the device. The device contains the first 1, second 2 and third 3 reserved blocks, the first 4, the second 5 and the third b elements AND, the first element OR 7, the output of which is the first output of the device. The group of inputs of the device is connected to groups of inputs of redundant blocks (from 1 to 3). The outputs of the first 1, second 2 and third 3 reserved blocks are connected respectively to the first inputs of the first 4, second 5 and third 6 elements And to the second inputs of the third 6, first 4 and second 5 elements And, the outputs of which are connected to the corresponding inputs of the first element OR 7. The device also contains the second 8 and third 9 elements OR, the fourth 10, the fifth 11, 10, the seventh 13, the eighth 14 and the ninth 15 And elements, the first 16 and the second 17 elements are NOT. The first input of the device is connected to the first inputs of the fourth I о and the fifth 11 elements And through the first element NOT 16 to the first inputs of the sixth 12 and seventh 13 elements I. The second input of the device is connected to the second inputs of the fifth And seventh 13 elements And through the second element is NOT 17 with the second inputs of the fourth 10 and sixth 12 elements I. The outputs of that 11, sixth 12, fourth 10 and seventh 13 elements And are connected respectively with the first inputs of the eighth 14 and nine 15 elements And, with the first and second inputs of the second element OR 8, the output of which connected to the third inputs of the first 4, second 5 and third 6 elements AND, and is the second output of the device. A group of device inputs is connected to groups of inputs of the third element OR 9 and the eighth element AND 14, the output of which is connected to the fourth input of the first element OR 7. The output of the third element OR 9 is connected to the second input of the ninth element AND 15, the output of which is connected to the fifth input first element OR 7.

В качестве резервируемых блоков 1, 2 и 3 могут быть сумматоры, умножители, делители , элементы И, ИЛИ и т.д.As reserved blocks 1, 2 and 3, there can be adders, multipliers, dividers, AND, OR elements, etc.

В устройстве резервируемыми блоками 1, 2 и 3  вл ютс  элементы И, реализующие функцию конънкций.In the device, the reserved blocks 1, 2, and 3 are AND elements that implement the function of the conjunctions.

Устройство работает следующим образом .The device works as follows.

В рабочем режиме на группу входов устройства поступают входные сигналы, а на его первый и второй входы подают код «10 либо «01. Элементы И 4, 5 и б осуществл ют мажорирование выходов блоков 1, 2 и 3. При этом сигналы на выходах элементов И 11 и 12 равны нулю, а сигнал на выходе элемента ИЛИ 8 равен единице Следовательно, элементы И 14 и 15 закрыты нулевым потенциалом с выходов элементов И 11 и 12 соответственно, а единичный потенциал с элемента ИЛИ 8 осуществл ет мажорирование выходов блоков 1, 2 и 3 по следующему логическому управлению:In the operating mode, input signals are sent to a group of device inputs, and the code “10 or“ 01 is fed to its first and second inputs. Elements And 4, 5 and B majorize the outputs of blocks 1, 2 and 3. In this case, the signals at the outputs of the elements 11 and 12 are zero and the signal at the output of the element OR 8 is one. Therefore, the elements 14 and 15 are closed with zero potential. from the outputs of the elements 11 and 12, respectively, and a single potential from the element OR 8 performs the majorization of the outputs of blocks 1, 2 and 3 according to the following logic control:

YBbW YrY,vY,. Y,VY,. Y, где УВЫХ сигнал на первом выходе устройства;YBbW YrY, vY ,. Y, VY ,. Y, where the ALARM signal is at the first output of the device;

Yj,Y, у-сигналы на выходах цифровых автоматов 1, 2 и 3 соответственно .Yj, Y, y-signals at the outputs of digital machines 1, 2 and 3, respectively.

Выход из стро  любого блока 1, 2 или 3 не приводит к изменению функции на первомThe exit from any block 1, 2 or 3 does not change the function on the first

выходе устройства. На втором выходе устройства в рабочем режиме должен быть единичный сигнал. Присутствие на втором выходе нулевого сигнала указывает на неисправность либо первого и второго входов 5 устройства, либо одного из следующих элементов: ИЛИ 8, И 10, НЕ 17, НЕ 16, И 13. В режиме контрол  устройство работает следующим образом.device output. At the second output of the device in the operating mode should be a single signal. The presence at the second output of a zero signal indicates a malfunction of either the first and second inputs 5 of the device, or one of the following elements: OR 8, AND 10, NOT 17, NOT 16, And 13. In the monitor mode, the device operates as follows.

На все входы устройства подают пооче0 редно две тестовые последовательности.Two test sequences are fed to all the inputs of the device.

В первом тестовом режиме на группу входов, первый и второй входы устройства подают нулевые сигналы. При этом на выходе элемента И 12 образуетс  единичный потенциал, а на выходах элемента И 11 иIn the first test mode, a group of inputs, the first and second inputs of the device provide zero signals. In this case, a single potential is formed at the output of the element And 12, and at the outputs of the element 11 and

5 элемента ИЛИ 8 нулевой потенциал, который блокирует работу элементов И 4, 5 и 6. Если общие входы группы входов устройства исправны, то на первом выходе устройства будет нулевой сигнал. Если один из общих входов группы неисправен таким образом , что на нем все врем  присутствует единичный сигнал, то этот единичный сигнал пройдет через элемент ИЛИ 9, через открытый элемент И 15, через элемент ИЛИ 7 на первый выход устройства.5 elements OR 8 zero potential, which blocks the operation of elements AND 4, 5 and 6. If the common inputs of the device input group are intact, then the first output of the device will be a zero signal. If one of the common inputs of the group is faulty in such a way that there is a single signal on it all the time, then this single signal will pass through the element OR 9, through the open element AND 15, through the element OR 7 to the first output of the device.

5 Во втором тестовом режиме на первый, второй входы и группу входов устройства подаютс  единичные сигналы. При этом на выходах элементов И 12 и ИЛИ 8 будет нулевой потенциал, а на выходе элемента И 11-единичный потенциал. Нулевой потенциал5 In the second test mode, single signals are supplied to the first, second inputs and a group of device inputs. In this case, the outputs of the elements And 12 and OR 8 will be zero potential, and the output of the element And 11-unit potential. Zero potential

0 на выходе элемента ИЛИ 8 блокирует элементы И 4,5 и 6. Элемент И 15 заблокирован нулевым потенциалом с выхода элемента И 12. При исправных входах группы входов устройства на первом выходе устройства присутствует единичный сигнал. Если же на0 at the output of the element OR 8 blocks the elements AND 4.5 and 6. The element AND 15 is blocked by zero potential from the output of the element 12. At a healthy input group of device inputs, a single signal is present at the first output of the device. If on

каком-нибудь из входов группы входов устройства присутствует нулевой сигнал (результат неисправности входов устройства, например короткое замыкание одного из входов), то на выходе элемента И 14 будетif any of the inputs of the device's input group present a zero signal (the result of a failure of the device's inputs, for example, a short circuit of one of the inputs), then the output of AND 14 will be

0 нулевой сигнал, который вызовет по вление на первом выходе устройства нулевого сигнала , указывающего на неисправность либо выходов группы входов устройства, либо резервируемых блоков 1, 2 и 3.0 is a zero signal that will cause the appearance at the first output of a device of a zero signal, indicating a malfunction of either the outputs of the device input group or the reserved blocks 1, 2 and 3.

По сравнению с прототипом изобретениеCompared with the prototype invention

5 кроме автоматической проверки цифровых автоматов и мажоритарного элемента обеспечивает автоматический контроль общих входов цифровых автоматов.5 besides the automatic check of digital machines and the majority element provides automatic control of the common inputs of digital machines.

группа, входовgroup, inputs

1-й выход1st exit

Claims (1)

МАЖОРИТАРНО-РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее первый элемент ИЛИ, выход которого является первым выходом устройства, группа входов устройства соединена с группами входов первого, второго и третьего резервируемых блоков,, выходы которых соединены соответственно с первыми входами первого, второго и третьего элементов И и с вторыми входами третьего, первого и второго элементов И, выходы которых соединены с соответствующими входами первого элемента ИЛИ, отличающееся тем, что, с целью повышения контролепригодности устройства за счет обеспечения диагностирования его группы входов, в устройство введены второй и третий элементы ИЛИ, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И, первый и второй элементы НЕ, первый вход устройства соединен с первыми входами четвертого и пятого элементов И и через первый элемент НЕ — с первыми входами шестого и седьмого элементов И, второй вход устройства соединен с вторыми входами пятого и седьмого элементов И и через второй элемент НЕ — с вторыми входами четвертого и шестого элементов И, выходы пятого, шестого, четвертого и седьмого элементов И соединены соответственно с первыми входами восьмого и девятого элементов И и с первым и вторым входами второго элемента ИЛИ, выход которого соеди- Q нен с третьими входами первого, второго и <g третьего элементов И и является вторым выходом устройства, группа входов устройства соединена с группами входов третьего элемента ИЛИ и восьмого элемента И, выход которого соединен с четвертым входом первого элемента ИЛИ, выход третьего элемента ИЛИ соединен с вторым входом девятого элемента И, выход которого соединен с пятым входом первого элемента ИЛИ.MAJOR-RESERVED DEVICE containing the first OR element, the output of which is the first output of the device, the group of inputs of the device is connected to the groups of inputs of the first, second and third redundant blocks, the outputs of which are connected respectively to the first inputs of the first, second and third elements And and the second the inputs of the third, first and second elements AND, the outputs of which are connected to the corresponding inputs of the first element OR, characterized in that, in order to increase the suitability of the device due to To ensure the diagnosis of its group of inputs, the second and third OR elements are introduced into the device, the fourth, fifth, sixth, seventh, eighth and ninth elements AND, the first and second elements are NOT, the first input of the device is connected to the first inputs of the fourth and fifth elements And and through the first the element is NOT - with the first inputs of the sixth and seventh elements And, the second input of the device is connected to the second inputs of the fifth and seventh elements And and through the second element is NOT - with the second inputs of the fourth and sixth elements And, the outputs of the fifth, sixth, fourth and the seventh AND element are connected respectively to the first inputs of the eighth and ninth AND elements and to the first and second inputs of the second OR element, the output of which is connected Q to the third inputs of the first, second, and <g third elements AND is the second output of the device, a group of inputs the device is connected to the input groups of the third OR element and the eighth AND element, the output of which is connected to the fourth input of the first OR element, the output of the third OR element is connected to the second input of the ninth element AND, the output of which is connected to the fifth course first OR.
SU823506719A 1982-10-26 1982-10-26 Majority-redundant device SU1103373A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823506719A SU1103373A1 (en) 1982-10-26 1982-10-26 Majority-redundant device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823506719A SU1103373A1 (en) 1982-10-26 1982-10-26 Majority-redundant device

Publications (1)

Publication Number Publication Date
SU1103373A1 true SU1103373A1 (en) 1984-07-15

Family

ID=21034097

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823506719A SU1103373A1 (en) 1982-10-26 1982-10-26 Majority-redundant device

Country Status (1)

Country Link
SU (1) SU1103373A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023018320A1 (en) * 2021-08-07 2023-02-16 Некоммерческое Акционерное Общество "Торайгыров Университет" Device for testing a majority protective relay circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 364936, кл. Н 03 К 19/00, 1973. 2. Авторское свидетельство СССР № 847322, кл. Н 05 К Ю/ОО, 1979 (прототип). *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023018320A1 (en) * 2021-08-07 2023-02-16 Некоммерческое Акционерное Общество "Торайгыров Университет" Device for testing a majority protective relay circuit

Similar Documents

Publication Publication Date Title
US4342112A (en) Error checking circuit
SU1103373A1 (en) Majority-redundant device
US3559168A (en) Self-checking error checker for kappa-out-of-nu coded data
SU383047A1 (en) DEVICE FOR SWITCHING CHANNELS COMPUTATIONAL SYSTEM
SU1108625A1 (en) Redundant two-channel frequency divider
SU598078A1 (en) Information interlocking arrangement
SU788378A1 (en) Device for checking &#34;1 from n&#34; code
SU618875A1 (en) Three-channel redundancy device
SU788253A1 (en) Device for testing serviceability of protection circuits of three-phase type
SU943980A1 (en) Device for monitoring n-channel control system of gate-type converter
SU470810A1 (en) Device for detecting errors in the control equipment
SU637816A1 (en) Three-channel redundancy arrangement
SU782168A1 (en) Binary counter
SU1238245A1 (en) Self-checking device for checking code
SU1275444A1 (en) Polyfunctional logic module of two variables with self-checking
SU792616A1 (en) Adaptive majority device
SU1045395A1 (en) Polyfunctional logical module
SU1501060A1 (en) Device for checking digital integrated microcircuits
SU478310A1 (en) Redundant device
SU744578A1 (en) Device for control of exchange mode of majority redundancy system
SU1615880A1 (en) Device for checking up/down binary counter
SU928685A1 (en) Redundancy device
SU769493A1 (en) Device for diagnosis of faults of discrete objects
SU608277A1 (en) Redundancy device
SU1621199A1 (en) Majority-redundancy device