JPS6117518Y2 - - Google Patents

Info

Publication number
JPS6117518Y2
JPS6117518Y2 JP16423477U JP16423477U JPS6117518Y2 JP S6117518 Y2 JPS6117518 Y2 JP S6117518Y2 JP 16423477 U JP16423477 U JP 16423477U JP 16423477 U JP16423477 U JP 16423477U JP S6117518 Y2 JPS6117518 Y2 JP S6117518Y2
Authority
JP
Japan
Prior art keywords
signal
encoder
circuit
selection
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16423477U
Other languages
English (en)
Other versions
JPS5490252U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16423477U priority Critical patent/JPS6117518Y2/ja
Publication of JPS5490252U publication Critical patent/JPS5490252U/ja
Application granted granted Critical
Publication of JPS6117518Y2 publication Critical patent/JPS6117518Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案はアブリソリユートエンコーダのデータ
入力装置に関する。
従来、工業用ロボツト等において複数のアブソ
リユート型パルスエンコーダを使用する場合、結
線、入力装置の増加等を抑えるためにデータライ
ンをバス形式にし、選択信号により各々のエンコ
ーダのデータを選択するようにしている。
しかしながら、上記従来の装置においては選択
信号系が誤動作した場合、全く違つたデータを読
みとつてしまいロボツト等の誤動作につながると
いう欠点があつた。
本考案は上述の欠点を除去する目的でなされた
もので、選択信号のフイードバツクとしてエンコ
ーダが本来具備しているランプテストを使用する
ことにより誤読み取りを防止するようにしたアブ
ソリユートエンコーダのデータ入力装置を提供す
るものである。
以下本考案を添附図面の一実施例に基いて詳述
する。
第1図において、アブソリユート型パルスエン
コーダ(以下単にパルスエンコーダという)1〜
4は通常の光学式パルスエンコーダで例えば工業
用ロボツト(図示せず)の所定位置に配設されて
おり、位置に応じたパルス信号を出力する。この
パルスエンコーダ1は第2図に示すようにランプ
切れテスト信号発生回路10、ランプ11、エン
コード回路12、ゲート回路13等を具備してい
る。ランプ切れテスト信号発生回路10はランプ
11のランプ状態を検出しランプ状態表示信号
FB1を出力する。この信号FB1はランプ11が点
灯しているとき(以下ランプ状態という)には
“1”となり、ランプ11が切れているときには
“0”となる。ランプ11は位置変化に応じて回
転するスリツト板(図示せず)のスリツト(図示
せず)を介してエンコード回路12に光を照射す
るものである。
エンコード回路12は前記スリツト板を介して
入射する光を受光検出し、対応する位置信号パル
スSBA1〜SBAoを出力する。これらの信号FB1
SBA1〜SBAoはゲート回路13に加えられる。ゲ
ート回路13は選択信号SE1が加えられると動作
状態となり、信号FB1,SBA1〜SBAoを出力す
る。すなわち、パルスエンコーダ1は選択信号
SE1(“1”)に加えられると、エンコーダデータ
SBA1〜SBAoとランプ信号FB1(“1”)を出力す
る。他のパルスエンコーダ2,3,4もパルスエ
ンコーダ1と全く同様に構成されており、選択信
号SE2,SE3,SE4が加えられると、エンコーダ
データSBB1〜SBBo,SBC1〜SBCo,SBD1
SBDo;ランプ表示信号FB2,FB3,FB4を出力す
る。
各パルスエンコーダ1〜4は対応する出力線同
士が結線され入力回路5に接続されている。そし
て、各パルスエンコーダ1〜4のエンコーダデー
タSBA1〜SBAo、SBD1〜SBDoは入力回路5に加
えられる。この入力回路5に加えられたこれらの
データは中央の制御回路例えばコンピユータ9か
らの信号に基いてバスライン8を介してこのコン
ピユータ9に入力される。コンピユータ9からの
選択信号SE1〜SE4はバスライン8、選択信号出
力レジスタ回路6を介して各パルスエンコーダ1
〜4に加えられる。また、各パルスエンコーダ1
〜4からのランプ表示信号FB1〜FB4はフイード
バツク信号入力回路7、バスライン8を介してコ
ンピユータ9に加えられるようになつている。
さて、コンピユータ9が例えばパルスエンコー
ダ1のデータを必要とする場合には、コンピユー
タ9が例えば選択ビツトパターン信号0001を
出力して選択信号出力レジスタ回路6に加える。
選択信号出力レジスタ回路6はこの入力信号00
01が加えられると選択信号SE1=1を出力して
パルスエンコーダ1に加える。
パルスエンコーダ1は信号SE1が加えられる
と、エンコーダデータSBA1〜SBAo、ランプ表示
信号FB1を出力し入力回路5、フイードバツク信
号入力回路7に加える。
まず、選択信号SE2〜SE4は出力されず、従つ
て、パルスエンコーダ2〜4からは何の信号も出
力されない。
フイードバツク信号入力回路7は信号FB1が加
えらるとフイードバツクピツトパターン信号00
01を出力してコンピユータ9に加える。コンピ
ユータ9はこのフイードバツクビツトパターン信
号0001と前記選択ビツトパターン信号000
1とが一致するか否かを判別する。そして、両信
号が一致している場合には指定したパルスエンコ
ーダ1を有意とし、入力回路5に加えられている
エンコーダデータSBA1〜SBAoを読み取る。も
し、両信号が不一致である場合には入力回路5に
加えられているデータSBA1〜SBAoを読み取るこ
となく、且つ不一致信号を出力する。この出力信
号に基いて例え警報ランプ(図示せず)等を点灯
させることにより外部に知らせることができる。
このような場合としては例えばパルスエンコーダ
1のランプ切れ等がある。
他のパルスエンコーダ2〜4等についても同様
である。
以上説明したように本考案によれば、結線、入
力回路等を大幅に減少させることができ、構成が
簡単となり、且つ安価にすることができる。ま
た、ランプ表示信号をフイードバツク信号とする
ことによりランプ切れの確認とデータの誤選択を
防止することができる等の利点がある。
【図面の簡単な説明】
第1図は本考案に係るアブソリユートエンコー
ダのデータ入力装置の一実施例を示すブロツク
図、第2図は第1図に示すアブソリユートパルス
エンコーダの一構成例を示すブロツク図である。 1〜4……アブソリユートパルスエンコーダ、
5……入力回路、6……選択信号出力レジスタ回
路、7……フイードバツク信号入力回路、9……
コンピユータ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 選択信号により動作状態となるゲート回路を介
    してエンコーダデータ及びランプ状態表示信号を
    出力する光学式アブソリユート型エンコーダを複
    数使用し制御回路からの選択信号に基いて所定の
    エンコーダを選択しデータを読み取る制御装置に
    おいて、前記制御回路からの選択ビツトパターン
    信号に基いて選択信号を出力し各エンコーダに加
    える選択信号回路と、各エンコーダからの前記ラ
    ンプ状態表示信号に基いてフイードバツクパター
    ン信号を出力するフイードバツク信号回路とを具
    え、前記選択ビツトパターン信号とフイードバツ
    クビツトパターン信号とが一致したときにのみ選
    択したエンコーダのデータ読み取るようにしたア
    ブソリユートエンコーダのデータ入力装置。
JP16423477U 1977-12-07 1977-12-07 Expired JPS6117518Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16423477U JPS6117518Y2 (ja) 1977-12-07 1977-12-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16423477U JPS6117518Y2 (ja) 1977-12-07 1977-12-07

Publications (2)

Publication Number Publication Date
JPS5490252U JPS5490252U (ja) 1979-06-26
JPS6117518Y2 true JPS6117518Y2 (ja) 1986-05-28

Family

ID=29161588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16423477U Expired JPS6117518Y2 (ja) 1977-12-07 1977-12-07

Country Status (1)

Country Link
JP (1) JPS6117518Y2 (ja)

Also Published As

Publication number Publication date
JPS5490252U (ja) 1979-06-26

Similar Documents

Publication Publication Date Title
ATE24245T1 (de) Digitaler datenprozessor mit hoher zuverlaessigkeit und verfahren.
US9537692B2 (en) Automation device operable to convert between data byte streams and frequency modulated line signals
DE69901255D1 (de) Mehrprozessorsystem brücke mit zugriffskontrollierung
SE8601780D0 (sv) System for att forse en inbeddad processor med omprogrammeringsdata
JPS6117518Y2 (ja)
JPH0530137Y2 (ja)
JP2940018B2 (ja) 実装位置検出方式
JPS5693196A (en) Error detecting system of checking circuit
JPH0573352A (ja) 情報処理装置
JPS6315625B2 (ja)
SU1359912A1 (ru) Устройство дл контрол двоично-п теричного кода
JPS6213155Y2 (ja)
JPS6129079Y2 (ja)
JPH01188931A (ja) データ設定方式
JPS58118096A (ja) メモリチエツク回路
JPS6136641B2 (ja)
JPH0660922B2 (ja) エンコ−ダの断線検出装置
JPS63125032A (ja) デ−タバス中継装置
JPH0213335B2 (ja)
JPS61216517A (ja) 信号インタフエ−ス回路
JPH04138749A (ja) 通信制御装置診断方式
JPS61205992A (ja) 光方式表示回路
JPH0212547A (ja) 周辺制御装置
JPH03245742A (ja) 遠隔制御装置
JPH0374732A (ja) コンピュータシステム