JPS61174662A - 半導体集積装置及びその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、半導体基板の表裏面に回路素子を形成してな
る半導体集積装置及びその製法に関するものである。

［発明の技術的背景とその問題点］ 従来の半導体集積装置は、半導体基板（サブストレート
）の片面を利用し、そこに回路素子形成領域を形成し、
回路構成に必要な回路素子を形成していた。このため、
以下に掲げるような種々の問題点を有していた。

■　例えば混成集積用ＩＣ（ハイブリッドＩＣ）を構成
する場合、それぞれのＩＣを別々に接続しなければなら
ず、また、各素子間の接続を外部配線とすることよりＩ
Ｃ自体の占有面積が大きくなリ、全体としての集積度の
向上を図ることができない。

■　従来のオーディオ用ＩＣの如く、各チャンネル間の
ベア性を必要とするものにあっては、同−基板上に複数
の回路を構成するためチャンネル間のリークが生じ、チ
ャンネルセパレーション等の特性が悪化する。

■　同一基板上に複雑な回路を多く形成したものにあっ
てはベレットサイズが大きくなり、応力の影響を受は特
性に悪影響を与えていた。

［発明の目的］ 本発明は前記事情に鑑みてなされたものであり、前記問
題点を全て解決することのできる半導体集積装置及びそ
の製法を提供することを目的とするものである。

［発明の概要］ 前記目的を達成するために本発明は、半導体基板の表裏
面に回路形成領域を形成し、各回路形成領域内に回路素
子を形成し、各回路素子間を表裏面別々に接続するよう
にしている。

［発明の実施例］ 以下第１図を参照して本発明装置の製法と、構造を説明
する。

先ずＰ型半導体基板１を用意し、その表裏面に酸化膜を
形成し、その酸化膜を選択的に窓開けし、この窓開は部
分にＮ型不純物２．３を堆積させる（第１図（Ａ））。

次に、熱拡散により前記Ｎ型不純物を基板内に拡散させ
てＮ型埋込層２Ａ、２８．３Ａ、３Ｂを形成し、しかる
後、表裏面それぞれに気相成長等によりＮ型半導体層４
．５を形成し、各Ｎ型半導体層の表面にＰ型不純物６．
７を選択的に堆積させる（前提として、先ず酸化膜を形
成し、この酸化膜を選択的に窓開けし、窓開は部分に不
純物を堆積させる。（第１図（Ｂ））。

そして、熱拡散により前記不純物を各半導体層内に拡散
することにより分離層６Ａ〜６Ｃ，７Ａ〜７Ｃを得る。

隣接する分離層で囲まれた領域が回路素子形成領域４Ａ
、４８．５Ａ、５Ｂである。

（第１図（Ｃ））。

次に一例として表裏の回路素子形成領域４Ａ。

５Ａ内にラテラルＰＮＰトランジスタ８Ａ、９Ａ形成用
の拡散層及びコンタクト層を形成し、他の領域４Ｂ、５
Ｂ内それぞれにＮＰＮトランジスタ８Ｂ、９８形成用の
拡散層及びコンタクト層を形成し、各表面の酸化膜１０
．１１の各電極部に窓開けを行ない、表面の回路素子間
は金属配線層１２．１４によって接続し、外部回路との
接続は金属細線１５を用いてワイヤホンデングによる接
続を行なう一方、裏面の回路素子間は金属配線によって
接続し外部回路との接続は裏面に、表面保護膜（パッシ
ベーションコート）１７を付け、電極取り出し部を開口
し、裏面配線の、電極取出し部（パッド）１３と、セラ
ミック等の配線された基板１６の電極取出し部（パッド
）１８を合わせ、半田等の接合材料により接合すること
により行なう（いわゆるフリップ・チップ方式）。

以上の実施例では表裏に形成される回路及び回路素子は
同一の構成（機能）を有するものを示しており、従って
、気相成長層４．５の厚みは同一としてあり、各拡散層
の深さ及び面積も同一としている。かかる場合、気相成
長層４．５及び配線層の形成はそれぞれ別々に形成する
必要があるが、拡散層や分離層の形成は表裏同時に同一
条件で行うことができる。

本発明は前記実施例に限定されず種々の変形が可能であ
る。

例えば表裏の各回路形成層には別々の使用目的や機能を
有する回路（又は回路素子）を構成してもよい。即ち、
一方の回路形成領域を厚くし、他回路形成領域を薄くし
、この厚さに応じて拡散深さを変えることにより、厚い
方に高耐圧（あるいは低周波）用の回路を構成し、薄い
方に低耐圧（あるいは高周波）用の回路を構成すること
ができる。

このようにして、ＩＣの占有面積を増大させずに多機能
を持った装置を提供することができる。

第２図乃至第４図は上記の点に関する効果説明のための
概略平面図である。

第２図は２個のＩＣ（ＩＣ１，ＩＣＩ［）を１つのブロ
ックＢＬ内で接続する場合であり、外部接続用ビン（パ
ッド）Ｐｒ以外に各ＩＣチップよりリード線で接続する
ためのバッドＰ２が必要となり好ましくない。

第３図は１枚の基板上に２つのＩＣ（ＩＣＩとＩＣＩ）
を並設したものであり、ＩＣ同志は内部接続可能である
が、ＩＣの占有面積が大きくなるので好ましくない。

第４図は本発明の如く１枚の基板の表面と裏面にそれぞ
れＩＣを構成した場合であるが、ＩＣ同志の接続は外部
配線としている。このように１枚のＩＣチップの占有面
積で２種類の機能を持たせることが可能になる。

［発明の効果］ 以上詳述したように本発明によれば以下のような種々の
効果を得ることができる。

■　異なる機能を持つＩＣを、１チップ分のＩＣの面積
で構成できるためＩＣの占める割合が小さく、混成集積
用ＩＣとした場合の集積度の向上が図れる。

■　オーディオ用ＩＣの如く各チャンネル間のベア性を
必要とするものにあっては表裏に別々のチャンネルを構
成することによりチャンネル間のリークによる影響を改
善できるのでチャンネルセパレーション特性が良好とな
る。

■　各回路を表裏面に構成するのでペレットの占有面積
が小さいため樹脂モールド時の応力等による影響で緒特
性が悪くなるおそれがなくなる。

■　一枚の基板を使って異なるデバイス（プロセス）の
回路を構成できる。

■　表裏に全く同一の回路を構成する場合には、分離層
形成や、他の拡散層の形成を同時に行うことができるの
で製造工数の削減が図れる。

【図面の簡単な説明】

第１図（Ａ＞乃至（Ｄ）は本発明の一実施例を示す製造
工程断面図、第２図乃至第４図は本発明の詳細な説明す
るための概略平面図である。 １・・・半導体基板、 ２Ａ、２Ｂ、３Ａ、３Ｂ−・・埋込層、４．５・・・回
路形成領域、 ６Ａ〜６Ｃ，７Ａ〜７Ｃ・・・分離層、８Ａ、８８．９
Ａ、９Ｂ・・・素子、 １２．１３．１４・・・配線層、 １６・・・セラミック基板、１７・・・絶縁保護膜。

Claims (2)

【特許請求の範囲】
1. （１）半導体基板の表裏面に形成された第１と第２の回
   路形成領域と、各回路形成領域内にそれぞれ形成された
   回路素子とを有し、第１の回路形成領域内に形成された
   回路と外部回路とは金属細線によつて接続され、第２の
   回路形成領域内に形成された回路と外部回路とは配線パ
   ターンを備えたセラミック基板を介して接続されている
   ことを特徴とする半導体集積装置。
2. （２）第１導電型半導体基板の表裏面にそれぞれ選択的
   に第２導電型不純物を拡散させて第２導電型埋込層を得
   る工程と、半導体基板の表裏面にそれぞれ第２導電型半
   導体層を形成する工程と、表裏面の第２導電型半導体層
   に第１導電型不純物を選択的に拡散して第１導電型分離
   層を形成する工程と、第１導電型分離層によつて囲まれ
   た領域内にそれぞれ回路素子を形成する工程と、表面に
   形成された回路と外部回路とは金属細線によつて接続し
   、裏面に形成された各回路と外部回路とは配線パターン
   を形成したセラミック基板を介して接続する工程とを含
   むことを特徴とする半導体集積装置の製法。