JPS6117435B2 - - Google Patents

Info

Publication number
JPS6117435B2
JPS6117435B2 JP54161789A JP16178979A JPS6117435B2 JP S6117435 B2 JPS6117435 B2 JP S6117435B2 JP 54161789 A JP54161789 A JP 54161789A JP 16178979 A JP16178979 A JP 16178979A JP S6117435 B2 JPS6117435 B2 JP S6117435B2
Authority
JP
Japan
Prior art keywords
output
signal
circuit
gate
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54161789A
Other languages
English (en)
Other versions
JPS5684083A (en
Inventor
Masayoshi Hirashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16178979A priority Critical patent/JPS5684083A/ja
Publication of JPS5684083A publication Critical patent/JPS5684083A/ja
Publication of JPS6117435B2 publication Critical patent/JPS6117435B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0357Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for error detection or correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】 本発明は、テレテキストシステムのような2信
情報信号を受信して処理する装置に関し、誤り訂
正をしきれない程度にまで受信状態が悪化して誤
りを生じ表示画面が極めて見にくくなるような場
合には特定の表示態様の制御を禁止するようにし
て、見やすくできるようにした装置を提供しよう
とするものである。
以下、本発明につき、その一実施例を示す図面
を参照して詳細に説明する。ここでは、本発明の
一実施例として、イギリスにおけるテレテキスト
(CEEFAX)システム用の受信機について説明す
るが、その他の方式の情報伝送方用の受信装置に
適用できることはいうまでもない。
さて、第1図はCEEFAXシステムの伝送信号
であり、テレビジヨン信号のVBL期間(垂直帰
線期間)中の第17H目と第18H目および第330H目
と第331H目(以下、前者について説明し、後者
については説明を省略する)の水平期間にT0
T24の部分からなる24ビツトの部分を常に先頭に
したコード化2値信号が重畳されて送られてく
る。第1図中のT24以降にはその伝送されている
信号の種類や表示位置等の制御コード信号が、メ
ツセージ4ビツトと訂正4ビツトの計8ビツト
(1バイト)単位で送られている。ところがこの
ような訂正ビツトが設けられていても、電界強度
の弱い所即ちS/Nの悪い所で受信した場合には
たとえ誤り訂正を行なつても訂正しきれず、どう
しても誤りが生じることになる。例えば、パリテ
イチエツクのみの時には1バイト中の2ビツトの
誤りは除去できず、ハミングコードを用いて7ビ
ツト中の4ビツトをメツセージビツトに使う場合
には3ビツトの誤りが除去できない。誤り訂正の
方法が異なつてもS/Nが劣化すれば、誤つた信
号を正しい信号と誤認する場合が生じる。そして
そのような場合には、受信信号に基づいた情報の
表示が誤つたものとなつてしまう。例えば、第2
図の如くaの部分は正しくはフラツシング表示す
べきであるのにフラツシング表示しなかつたり
(又は逆の関係)、bの部分が「Y」ではなく
「Z」になつて表示されたり、cの部分は正しく
はスペースであるのにグラフイツクの表示がされ
たり、dの部分は表示があるべきであるのに抜け
てたりする。又、「119」と「105」の位置が逆に
なつている。
以上の如き誤りが発生すると極めて見にくい表
示画面となる。さらに誤りが増すと、表示しない
方が良い場合や、特定の表示態様を制御するため
の制御コード信号を無視してその制御を停止(禁
止)せしめた方が良い場合が生じる。情報をパタ
ーン伝送する場合には文字の誤り自体はないが、
文字の色又は背景色、フラツシング、ブランキン
グ表示位置乱れ等があり、同様に見ずらい画面と
なる。従つて、誤りが多い場合には表示しない方
が良かつたり、特定の表示態様の制御をしない方
が良いということは、信号形式の如何を問わず存
在する。
そこで、本装置では、そのような受信誤りの発
生率を検出し、特に誤りの多い場合には情報の特
定の表示態様の制御のための制御コード信号を無
視してその制御をしないようにする。
第3図にCEEFAX受信機に本発明を導入した
構成例を示す。ここで、1〜14はいわゆる
CEEFAX受信機と同様のものであるが、簡単に
説明すると、1はテレビジヨン受像機のVIFおよ
び映像検波回路、2は同期分離回路、3は映像出
力増幅回路、4は陰極線管である。それらは通常
のテレビと同様である。
5は文字や図形を示す2値信号の情報信号と映
像検波回路1の出力の映像信号とを切換えるゲー
ト回路である。同期分離回路2の出力の水平、垂
直同期信号を用いてテレビジヨン信号の第17H目
および第18H目に重畳されているCEEFAX信号
の部分を抜取るためのゲートパルスをゲートパル
ス発生回路7で形成する。6は、映像検波出力を
適当なレベルでスライスして、第1図の如き2値
信号に波形成形するスライス回路であり、その出
力をゲートパルス発生回路7からの出力により抜
取回路8でゲートして第17H目と第18H目の第1
図に示すようなCEEFAX信号を取り出す。
一方、9はデータのサンプリングクロツク再生
回路で、第1図中のT0〜T16の部分のクロツクラ
ンイン信号を用いて水晶振動子等のフイルターで
リンギング信号を形成し、各1H間連続するサン
プリングクロツクを再生する。このサンプリング
クロツクは、第1図中の制御コード信号,…
……やその後に続くコード化情報信号の各ビツト
と同期しているので、その出力を用いて抜取回路
8の出力をサンプリング回路10によりサンプリ
ングする。
11は第1図中のフレーミングコード信号の受
信も検出するFC検出回路で、その検出出力によ
り主メモリ13への書込・読出を制御するメモリ
制御回路12の初期設定を行なう。以降、このメ
モリ制御回路12で制御コード信号等を抜取り、
コード化情報信号の主メモリ13への書込み位置
を決めて、書込むように制御する。
主メモリ13の記憶内容は陰極線管4の垂直・
水平走査に合わせて読み出され、ROM14によ
り文字パターン信号又は、図形パターン信号に変
換される。
ゲート回路5の出力は、テレビ放送の画面に重
畳する場合以外はROM14の出力をそのまま通
過させるようにメモリ制御回路12で制御され
る。16は制御キーである。
さて、このような受信機において、前述の如く
受信誤りが増大した場合に、それを検知し特定の
表示態様の制御状態を制御する具体例を第3,4
図に示して説明する。第3図において、15は主
として2組のカウンタからなる受信誤り検出回路
で、例えば同期分離回路2の出力の垂直パルスを
50フイールド分計数する。その間のCEEFAX信
号の重畳区間は1フイールド当り2区間づつで、
合計100区間である。その間にFC検出回路11の
出力が何回現われたかを別のカウンタで計数し、
例えば、そのFC検出出力が90回以下になつたと
きいいかえれば受信誤りが10%以上になつたと
き、特定の表示状態の制御をする。たとえば、ゲ
ート回路5の出力をROM4の出力からの映像検
波回路1の出力に切り換えて情報画面の表示を禁
止する。同時に警告ランプを点灯させるように制
御してもよい。このときにどうしても情報画面を
見たい場合には、特定の表示態様の制御コードた
とえば着色制御コード等を無視して着色を禁止す
る等するとよい。
まず、画面を表示しないようにする場合につい
て第4図と共に具体的に述べる。第4図中の抵抗
17とコンデンサ18は同期分離回路2の出力の
複合同期信号を積分して、垂直同期信号を取り出
す回路であり、その時定数が大きいので高周波雑
音はなくなり、レベル変換用反転器19の出力に
はテレビ受像機の垂直同期が安定している範囲の
電界強度では正しい位置の垂直同期パルスが現わ
れる。その出力をカウンタ20で50個数える。そ
のリセツト端子にはFF21のQ出力が加えられ
ており、また、電源投入時や制御キー16の操作
時に単安定マルチバイブレータMM22がトリガ
ーされて例えば約1μsecのパルスが出力され、
そのパルスの後縁でFF21がセツトされてその
Qが低レベルになつた後にカウント動作を始め
る。なお、カウンタ20の出力は、垂直同期パル
スを50個数えるまでは高レベルのままとする。ま
たMM22は、入力側が2入力オア回路になつて
いるものとする。これにより、カウンタ23も同
時にカウント可能になりFC検出回路11の出力
即ちフレーミングコードの検出回数を数える。
カウンタ20で垂直同期パルスを50個計数して
51フイールド目のパルスを数えるとその出力は低
レベルとなつてFF21をリセツトし、かつMM
22をトリガーする。これによりFF21の出
力が高レベルとなり、カウンタ20,23はリセ
ツトされる。最初の1回目を除きカウンタ20の
出力の2回目から考えると、その出力の1回目で
FF21がリセツトされてから約1μsec後に、
MM22の出力の後縁でFF21は再びセツトさ
れカウンタ20,23はカウンタ可能になるので
カウンタ23ではフイールド当り第17H目、第
18H目のFC検出出力を2個づつ数える。従つ
て、カウンタ23の出力の第90ビツト目でFF2
4はリセツトされており、MM22の出力が終る
までFF24の出力が高レベルとなり、NAND
ゲート25の出力はMM22の出力を反転した約
1μsecのパルスとなつて、FF27をセツトし、
そのQ出力を高レベルにし出力を低レベルにす
る。このため、このときはランプ発光ダイオード
28を点灯させない。
一方、メモリ制御回路12の出力中、仮に、文
字図形のみを示してaの出力が高レベルであると
すると、ANDゲート29は出力により遮断さ
れメモリ制御回路12のb出力は、重畳表示の時
のみ高レベルであつてそれ以外は低レベルとなり
ANDゲート30も遮断される。一方、ANDゲー
ト34の出力は高レベルとなり、31とワイヤー
ドORゲートを構成するANDゲート32が導通
し、ANDゲート31は反転器33の出力で遮断
される。従つて、出力回路3へはROM14の出
力のみが伝えられ、文字あるいは図形の情報が第
2図の如く表示される。
S/Nが悪くて誤りが多いと、フレーミングコ
ードの検出も誤る。このFC信号の位置は第1図
の如くT16〜T24の部分であり、第17H目、第18H
目とも、水平同期信号に対してT16〜T24の位置
は、ほぼ決つているので、第4図に示す如く、テ
レビ受像機の水平AFCのかかつた水平パルス即
ちフライバツクパルス(FBP)を用いて、入力雑
音の影響を除き、2個の単安定マルチバイブレー
タ35で、T16〜T24を含む(特にT24の前後のみ
を含む)ゲートパルスを作り、その間のFC検出
回路11の出力をFC検出出力としてカウンタ2
3で数え、90以下であればFF24をリセツトし
ないので、FF24の出が低レベルQが高レベ
ルのままであり、MM22の出力が高レベルの時
にNANDゲート26の出力が低レベルになつて、
FF27をリセツトする。従つて発光ダイオード
28が点灯し、受信信号のS/Nが悪いことを示
す一方、FF27のQが低レベルの為ANDゲート
34の出力が低レベルとなる。従つてANDゲー
ト32が遮断され、ゲート31と29が導通す
る。故に、出力回路3へは映像検波回路1の出力
が伝えられる。ANDゲート37の出力も低レベ
ル故の出力も低レベル故、ANDゲート30が遮
断され、文字情報のテレビ画面への重畳表示も禁
止される。
なお、ゲート29と30,31と32はMOS
トランジスタで形成されるアナログゲートで、そ
の出力はワイヤードOR結合可能なICである。
次に、3回目にカウンタ20の出力に50フイー
ルド目のパルスが現われた時、カウンタ23で
FC検出回路11の出力を90個以上数えていれ
ば、始めの説明の如く、文字や図形がテレビ画面
に表示される。カウンタ20の出力は50フイール
ド毎即ち毎秒1回現われるので、突発ノイズの場
合は、すぐ元に戻り、メモリ内容はそのままとな
るので悪影響はなく、例えば、アンテナの劣化や
チユーナーのローカル周波数ずれ等で、FC信号
が連続して検出誤りをするような場合にランプ2
8が点訂し、かつ、文字や図形の表示が消えて、
警告することが可能となる。ローカル再調時の再
適点も容易に見つけ得る。
さて、今の第4図のものでは、フレーミングコ
ード信号の検出誤りを調べたが、制御コード信号
や、パリテイチエツクの回数を調べてもよい。
CEEFAXシステムではページヘツダー以外で
は、コード化文字信号が8ビツト40字分と制御コ
ード信号が2バイト(16ビツト)だけFC信号の
後に送られて来る。従つて、1行当りパリテイチ
エツクは40回行われ誤り訂正は4ビツト×2=8
ビツトについて行われる。
そこで、第4図の一部を第5図の如く改めると
コード化文字信号の誤りの多数でも前述の表示が
できる。制御コード信号の2バイトについて、例
えば3ビツト以上の誤りがあれば、訂正ビツト検
出回路121の出力を計数する訂正ビツトカウン
タ122の出力を高レベルにし、NORゲートを
介してFF27をリセツトする。又、パリテイカ
ウンタ123の出力が16以上(誤り率40%以上)
になれば、出力を高レベルにすることで、第4図
と同じ動作が期待でき、FC信号が正しくても誤
りが多いような場合に有効である。なお、両カウ
ンタ122,123は、第17H目と第18H目の始
めでクリアされ、FF27も第17H目と第18H目の
始めでセツトされる。従つて、画面上で行単位で
表示を消す事も可能である。第17H目、第18H目
の始めの替りにページヘツダー時にカウンタ12
2,123をクリアしてFF27をセツトすれ
ば、ページ単位の処理ができる。誤りの率をどの
程度まで許すかは、誤り個数カウンタ23,12
2,123の出力を何ビツト目にするかで自由に
選べる。
次に、このような誤りのある画面であつても見
たい時には、できるだけ見やすい文字図形の情報
画面を表示する必要がある。この場合は、到来し
た文字コード信号を文字パターンに変換して表示
するだけにして着色やフラツシング表示をしない
ようにした方が見やすいことになる。その場合
も、表示行の誤りは除去できないが、その他の制
御信号を全部無視すれば、誤つてテレビ放送の画
面と重畳したり、不要なところがフラツシングし
たりすることがなくなる。
第6図にそのようにした具体例を示す。表示制
御機能中の代表的なものを記すと第6図の如く、
文字のみの単独表示を検出する回路12A、重畳
表示の制御信号を検出する回路12B、図形表示
の制御を検出する回路12C、重畳区間の始めと
終りを検出する回路12D、色の種類を検出する
回路12E、フラツシング個所の検出回路12F
等である。図中の101〜106は検出回路12
A〜12Fの出力を制御するゲートであり、誤り
率が増加すると前述の如くFF27のQ出力が低
レベルとなり、ANDゲート102〜106が遮
断される。一方、ORゲート101へは反転器1
00の出力が加えられ、検出回路12Aの出力の
有無にかかわらずその出力aはFF27のQ出力
が低レベルならば高レベルである。
一方、スイツチ107をA−C短絡に切換えて
おけばANDゲート34は常に導通状態となる。
第4図では映像増幅出力回路3へのANDゲート
103〜106による制御を省略したが、正常動
作時には、第6図の如く制御されているのはいう
までもない。
このように構成すれば、誤り率が増加しても、
スイツチ107の切換により誤りのある画面を比
較的見やすく表示できる。なお、スイツチ107
をA〜B短絡にしておけば、前述の如く、誤り率
が増すると文字は表示されなくなる。誤り率と上
記強制表示停止、或いは制御信号無視との関係は
誤り個数カウンタ23,122,123の出力の
取り出し方で任意に選べる。
なお、上記実施例はCEEFAXシステムのもの
であるが、本発明は他の方式にも適用できる。
又、警告表示はテレビ画面に「入力不良」の如く
文字表示してもよく、又、音声合成で「ニユウリ
ヨクフリヨウ」といわせてもよい。
以上のように、本発明によれば、2値情報信号
の受信状態の良否を検出して、わかり易い表示を
することのできる有用な装置を達成することがで
きるものである。
【図面の簡単な説明】
第1図は受信する一例の情報信号の波形図、第
2図はその情報の表示例を示す正面図、第3図は
本発明の一実施例における信号処理装置のブロツ
ク線図、第4図、第5図および第6図はその一部
の詳細な回路図である。 5……ゲート回路、10……サンプリング回
路、11……FC検出回路、12……メモリ制御
回路、13……主メモリ、14……ROM、15
……受信誤り検出回路、20,23……カウン
タ、28……ランプ、12A,12B,12C,
12D,12E,12F……検出回路、101…
…ORゲート、102,103,104,10
5,106……ANDゲート、107……スイツ
チ。

Claims (1)

    【特許請求の範囲】
  1. 1 2値信号により伝送されてくる情報信号を受
    信する受信回路と、上記情報信号の先頭に配置さ
    れている特定の信号パターンの制御信号を所定時
    間内に正しく受信した回数の多少を検出する検出
    回路と、その検出した回数が予め定められた所定
    回数より少ないときに、上記情報信号に基づいて
    情報を表示する装置における特定の表示態様の制
    御を停止せしめる制御回路とを備えたことを特徴
    とする信号処理装置。
JP16178979A 1979-12-12 1979-12-12 Signal processor Granted JPS5684083A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16178979A JPS5684083A (en) 1979-12-12 1979-12-12 Signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16178979A JPS5684083A (en) 1979-12-12 1979-12-12 Signal processor

Publications (2)

Publication Number Publication Date
JPS5684083A JPS5684083A (en) 1981-07-09
JPS6117435B2 true JPS6117435B2 (ja) 1986-05-07

Family

ID=15741931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16178979A Granted JPS5684083A (en) 1979-12-12 1979-12-12 Signal processor

Country Status (1)

Country Link
JP (1) JPS5684083A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168392A (ja) * 1982-03-29 1983-10-04 Matsushita Electric Ind Co Ltd 文字多重放送受信装置
JPS61101184A (ja) * 1984-10-23 1986-05-20 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン テレビジヨン受信装置

Also Published As

Publication number Publication date
JPS5684083A (en) 1981-07-09

Similar Documents

Publication Publication Date Title
JP4592030B2 (ja) テレビジョン装置
KR970004188B1 (ko) 영상신호 처리기의 자막표시 방법 및 장치
JPS6117435B2 (ja)
US4679082A (en) Code transmission system character broadcasting receiver
JPH0131354B2 (ja)
JPS61145976A (ja) 車載用テレビ装置
JPS6040067Y2 (ja) 被多重化信号の受信判別装置
EP0141459B1 (en) Television receiver arrangements
JPS6211381A (ja) テレテキスト受信装置
JPS6117433B2 (ja)
KR100188276B1 (ko) 시청자 선택형 자막신호의 부채널 언어판별 표시방법
JPS6357992B2 (ja)
JPS58168391A (ja) 文字多重放送受信装置
JP3154030B2 (ja) 字幕信号復調回路
KR100242334B1 (ko) 문자 다중 방송 수신기의 수신신호 레벨 표시장치
GB1572489A (en) Television signal data slicer
JPS6138310Y2 (ja)
JPH0139023Y2 (ja)
KR0164736B1 (ko) 시청자 선택형 자막방송의 한채널을 이용한 문자코드 전송 및 수신장치, 방법
KR100202221B1 (ko) Tv방송의문자정보부가방법_
JPH037188B2 (ja)
KR980007655A (ko) 복합영상신호의 프런트 포치를 이용한 데이터비트 송수신장치와 이를 이용한 텔레비전 수상기의 화면비 자동조정시스템
JPH04135393A (ja) 衛星放送受信装置
JPS6087591A (ja) 多重信号受信装置
JPH0131355B2 (ja)