JPS61173583A - 画像読取り装置における信号処理方法 - Google Patents
画像読取り装置における信号処理方法Info
- Publication number
- JPS61173583A JPS61173583A JP60013423A JP1342385A JPS61173583A JP S61173583 A JPS61173583 A JP S61173583A JP 60013423 A JP60013423 A JP 60013423A JP 1342385 A JP1342385 A JP 1342385A JP S61173583 A JPS61173583 A JP S61173583A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- photoelectric conversion
- signal
- binary
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像読取り装置における信号処理方法に係り、
特に複数個の光電変換素子をある個数ずつ1個の読取り
画素に対応させて画像情報の読取りを行う画像読取り装
置の信号処理方法に関する。
特に複数個の光電変換素子をある個数ずつ1個の読取り
画素に対応させて画像情報の読取りを行う画像読取り装
置の信号処理方法に関する。
[従来技術]
光電変換素子をn個ずつ1個の読取り画素に対応させ、
各読取り画素の出力信号を二値化して読出す画像読取り
装置の信号処理方法には、従来法のような方法が提案さ
れていた。
各読取り画素の出力信号を二値化して読出す画像読取り
装置の信号処理方法には、従来法のような方法が提案さ
れていた。
第3図は、従来の画像読取り装置における信号処理方法
の一例を示すブロック図である。
の一例を示すブロック図である。
同図において、光電変換部lは、アレイ状に配列された
光電変換素子2と、これら光電変換素子2を駆動させる
駆動回路3とから構成されている。駆動回路3はクロッ
クφに同期して動作し、配列された光電変換素子2の出
力信号を順次二値化回路4へ出力する。光電変換素子2
の出力信号は二値化回路4によって二値化され、順次ラ
ッチ回路5へ入力する。
光電変換素子2と、これら光電変換素子2を駆動させる
駆動回路3とから構成されている。駆動回路3はクロッ
クφに同期して動作し、配列された光電変換素子2の出
力信号を順次二値化回路4へ出力する。光電変換素子2
の出力信号は二値化回路4によって二値化され、順次ラ
ッチ回路5へ入力する。
ラッチ回路5は、ラッチパルス発生回路6からのラッチ
パルスによって入力信号をラッチする。
パルスによって入力信号をラッチする。
このラッチパルスは、−読取り画素に当たるn個の光電
変換素子2の内の定められたー素子の出力信号がラッチ
されるタイミングで発生する。したがって、−読取り画
素の二値化情報は、定められた1個の光電変換素子2の
出力信号によって決定される。
変換素子2の内の定められたー素子の出力信号がラッチ
されるタイミングで発生する。したがって、−読取り画
素の二値化情報は、定められた1個の光電変換素子2の
出力信号によって決定される。
このような方法は1回路構成が非常に簡略化される反面
、−読取り画素当たりの光電変換素子の個数nが多くな
ると、1個の光電変換素子が一読取り画素を代表すると
は言えなくなり、読取り間違いを起こし易くなる上に、
細かいゴミや汚れ等による影響も大きくなるという欠点
を有している。
、−読取り画素当たりの光電変換素子の個数nが多くな
ると、1個の光電変換素子が一読取り画素を代表すると
は言えなくなり、読取り間違いを起こし易くなる上に、
細かいゴミや汚れ等による影響も大きくなるという欠点
を有している。
第4図は、従来の画像読取り装置における信号処理方法
の他の例を示すブロック図であり、上記従来例の欠点を
解決しようとしたものである。
の他の例を示すブロック図であり、上記従来例の欠点を
解決しようとしたものである。
同図に示すように、ここには光電変換素子2の出力信号
をアナログ信号のまま加算するアナログ加算回路7と、
−読取り画素に相当する光電変換素子の個数nをカウン
トするカウンタ8とが設けられている。そして、n個の
光電変換素子2の各出力信号がアナログ加算回路7で加
算された時点で、カウンタ8からパルスがアナログ加算
回路7に入力し、その加算値が二値化回路4によって二
値化され、−読取り画素の二値化情報としてラッチ回路
5へ出力される。ラッチパルス発生回路6からは一読取
り画素毎にラッチパルスが出力され、各読取り画素の二
値化情報がラッチ回路5から送出される。
をアナログ信号のまま加算するアナログ加算回路7と、
−読取り画素に相当する光電変換素子の個数nをカウン
トするカウンタ8とが設けられている。そして、n個の
光電変換素子2の各出力信号がアナログ加算回路7で加
算された時点で、カウンタ8からパルスがアナログ加算
回路7に入力し、その加算値が二値化回路4によって二
値化され、−読取り画素の二値化情報としてラッチ回路
5へ出力される。ラッチパルス発生回路6からは一読取
り画素毎にラッチパルスが出力され、各読取り画素の二
値化情報がラッチ回路5から送出される。
このように、n個の光電変換素子2の全ての出力信号に
基づいて一読取り画素の情報が二値化されるために、こ
の方法は読取り間違いがなく、また細かいゴミや汚れ等
の影響をほとんど受けないという利点を有する。
基づいて一読取り画素の情報が二値化されるために、こ
の方法は読取り間違いがなく、また細かいゴミや汚れ等
の影響をほとんど受けないという利点を有する。
[発明が解決しようとする問題点]
しかしながら、第4図に示す従来例は、光電変換素子2
からのアナログ信号を用いて演算処理を行っているため
に、回路が複雑化する上に、雑音の影響を受は易いとい
う問題点を有している。
からのアナログ信号を用いて演算処理を行っているため
に、回路が複雑化する上に、雑音の影響を受は易いとい
う問題点を有している。
[発明の概要]
本発明による画像読取り装置における信号処理方法は、
上記従来の問題点を解決しようとするものであり、その
ために本発明は、 複数個の光電変換素子を有し、該光電変換素子をある個
数ずつ1個の読取り画素に対応させて画像情報の読取り
を行う画像読取り装置において。
上記従来の問題点を解決しようとするものであり、その
ために本発明は、 複数個の光電変換素子を有し、該光電変換素子をある個
数ずつ1個の読取り画素に対応させて画像情報の読取り
を行う画像読取り装置において。
前記読取り画素の任意の1画素に含まれる前記光電変換
素子の各出力信号を量子化し、量子化された前記出力信
号の高レベル又は低レベルの個数を所望の基準値と比較
することで前記読取り画素の出力情報を量子化すること
を特徴とする。
素子の各出力信号を量子化し、量子化された前記出力信
号の高レベル又は低レベルの個数を所望の基準値と比較
することで前記読取り画素の出力情報を量子化すること
を特徴とする。
[作用]
このように、光電変換素子の出力信号を量子化(たとえ
ば二値化)することで耐雑音性が向上し、量子化(たと
えば二値化)された前記出力信号の個数を比較するだけ
であるから回路構成が簡単となる。
ば二値化)することで耐雑音性が向上し、量子化(たと
えば二値化)された前記出力信号の個数を比較するだけ
であるから回路構成が簡単となる。
[実施例]
以下1本発明の実施例を図面を用いて詳細に説明する。
第1図は1本発明による画像読取り装置における信号処
理方法を実施するための信号処理装置のブロック図であ
り、第2図は、この信号処理装置を用いた本発明の一実
施例の説明図である。
理方法を実施するための信号処理装置のブロック図であ
り、第2図は、この信号処理装置を用いた本発明の一実
施例の説明図である。
第1図において、光電変換部1は、アレイ状に配列され
た光電変換素子2と、これら光電変換素子2を駆動させ
る駆動回路3とから構成されている。駆動回路3はクロ
ックφに同期して動作し、配列された光電変換素子2の
出力信号すを順次二値化回路4へ出力する。
た光電変換素子2と、これら光電変換素子2を駆動させ
る駆動回路3とから構成されている。駆動回路3はクロ
ックφに同期して動作し、配列された光電変換素子2の
出力信号すを順次二値化回路4へ出力する。
二値化回路4からは、二値化された出力信号b(以下、
二値化信号Cとする。)が計数比較回路lOへ出力され
る。計数比較回路lOは計数器と比較器とから成り、計
数器によって二値化信号Cのハイレベル(又はローレベ
ル)が計数され、その計数値が比較器によって予め設定
された基準値mと一定のタイミングで比較される。ただ
し、計数器は、クロックφに同期して動作するカウンタ
8によって、−読取り画素(n個の光電変換素子2)毎
にリセットされるために、比較器の出力は読取り画素の
二値化情報となる。
二値化信号Cとする。)が計数比較回路lOへ出力され
る。計数比較回路lOは計数器と比較器とから成り、計
数器によって二値化信号Cのハイレベル(又はローレベ
ル)が計数され、その計数値が比較器によって予め設定
された基準値mと一定のタイミングで比較される。ただ
し、計数器は、クロックφに同期して動作するカウンタ
8によって、−読取り画素(n個の光電変換素子2)毎
にリセットされるために、比較器の出力は読取り画素の
二値化情報となる。
計数比較回路10からの二値化情報はラッチ回路5に入
力する。ラッチ回路5は、すでに述べたように、ラッチ
パルスによって入力信号をラッチして二値化情報dを出
力する。ただし、このラッチパルスは、−読取り画素の
相当するカウントが終了する毎にラッチパルス発生回路
6からラッチ回路5へ出力される。
力する。ラッチ回路5は、すでに述べたように、ラッチ
パルスによって入力信号をラッチして二値化情報dを出
力する。ただし、このラッチパルスは、−読取り画素の
相当するカウントが終了する毎にラッチパルス発生回路
6からラッチ回路5へ出力される。
次に1本発明の一実施例を第2図を参照しながら具体的
に説明する。
に説明する。
第2図における(a)は第1図における原稿の画像aを
示し、(b)は第1図における各光電変換素子2の画像
aに対応した出力信号すを示し、(C)は第1図におけ
る二値化回路4の出力である二値化信号Cを示し、(d
)は第1図におけるラッチ回路5の出力である二値化情
報dを示している。また1本実施例では、−読取り画素
が4個の光電変換素子に対応し、計数比較回路lOの比
較器に入力している基準値m=3である。
示し、(b)は第1図における各光電変換素子2の画像
aに対応した出力信号すを示し、(C)は第1図におけ
る二値化回路4の出力である二値化信号Cを示し、(d
)は第1図におけるラッチ回路5の出力である二値化情
報dを示している。また1本実施例では、−読取り画素
が4個の光電変換素子に対応し、計数比較回路lOの比
較器に入力している基準値m=3である。
まず、画像aの反射光又は透過光が配列された光電変換
素子2に入射し、各光電変換素子2の出力信号すが順次
二値化回路4へ出力される。
素子2に入射し、各光電変換素子2の出力信号すが順次
二値化回路4へ出力される。
二値化回路4は、入力したある光電変換素子2の出力信
号すが基準レベルTH以上であればハイレベルを出力し
、信号すが基準レベルより低ければローレベルを出力す
る。こうして二値化信号Cが得られ、計数比較回路lO
へ出力される。
号すが基準レベルTH以上であればハイレベルを出力し
、信号すが基準レベルより低ければローレベルを出力す
る。こうして二値化信号Cが得られ、計数比較回路lO
へ出力される。
計数比較回路10の計数器は、−読取り画素分の二値化
信号Cのハイレベルの個数を計数する。
信号Cのハイレベルの個数を計数する。
たとえば、入力した二値化信号Cが全てハイレベルであ
れば計数値は4となり、この時点で比較器は計数値4と
基準値3とを比較する。この場合、計数値が基準値以上
であるから、比較器は当該読取り画素の情報としてハイ
レベルをラッチ回路5へ出力する。同時点においてラッ
チ回路5にはラッチイぐルスが入力するから、ラッチ回
路5に入力したハイレベルはラッチされ、−読取り画素
分保持される。
れば計数値は4となり、この時点で比較器は計数値4と
基準値3とを比較する。この場合、計数値が基準値以上
であるから、比較器は当該読取り画素の情報としてハイ
レベルをラッチ回路5へ出力する。同時点においてラッ
チ回路5にはラッチイぐルスが入力するから、ラッチ回
路5に入力したハイレベルはラッチされ、−読取り画素
分保持される。
続く読取り画素に相当する4個の光電変換素子2の二値
化信号Cがハイレベルを1個しか含まない時は、比較器
は当該読取り画素の情報とじてローレベルをラッチ回路
5へ出力する。同時点においてラッチ回路5にはラッチ
パルスが入力するから、ラッチ回路5に入力したローレ
ベルはラッチされ、−読取り画素分保持される。
化信号Cがハイレベルを1個しか含まない時は、比較器
は当該読取り画素の情報とじてローレベルをラッチ回路
5へ出力する。同時点においてラッチ回路5にはラッチ
パルスが入力するから、ラッチ回路5に入力したローレ
ベルはラッチされ、−読取り画素分保持される。
このように、計数比較回路lOは、−読取り画素の二値
化信号Cに3個以上のハイレベルが存在すれば、その読
取り画素をハイレベル(ここでは、画像aの白色部分)
と判定し、ハイレベルの個数が3個より少なければロー
レベル(ここでは、画像aの黒色部分)と判定する。こ
の判定結果である二値化情報を一読取り画素分ラッチす
ることで二値化情報dが得られる。
化信号Cに3個以上のハイレベルが存在すれば、その読
取り画素をハイレベル(ここでは、画像aの白色部分)
と判定し、ハイレベルの個数が3個より少なければロー
レベル(ここでは、画像aの黒色部分)と判定する。こ
の判定結果である二値化情報を一読取り画素分ラッチす
ることで二値化情報dが得られる。
なお、本実施例では4個の光電変換素子を一読取り画素
に対応させた例を示したが、対応させる個数nをより多
くするとともに、比較器の基準値mを適当に選択するこ
とによって、オリジナル原稿の画像aにより忠実な二値
化情報dを得ることができる。
に対応させた例を示したが、対応させる個数nをより多
くするとともに、比較器の基準値mを適当に選択するこ
とによって、オリジナル原稿の画像aにより忠実な二値
化情報dを得ることができる。
[発明の効果]
以上詳細に説明したように、本発明による画像読取り装
置における信号処理方法は、光電変換素子の出力信号を
量子化して信号処理を行うために、従来のアナログ信号
処理に比べて耐雑音性が極めて向上する。
置における信号処理方法は、光電変換素子の出力信号を
量子化して信号処理を行うために、従来のアナログ信号
処理に比べて耐雑音性が極めて向上する。
また、簡単な大小比較によって読取り画素の情報を量子
化するために、回路構成が簡略化される。
化するために、回路構成が簡略化される。
また、−読取り画素に対応する全ての光電変換素子の量
子化信号のハイレベル又はローレベルの個数を計数比較
してその読取り画素の量子化情報を得るために、読取り
エラーが大幅に減少する。
子化信号のハイレベル又はローレベルの個数を計数比較
してその読取り画素の量子化情報を得るために、読取り
エラーが大幅に減少する。
第1図は、本発明による画像読取り装置における信号処
理方法を実施するための信号処理装置のブロック図、 第2図は、この信号処理装置を用いた本発明の一実施例
の説明図、 第3図は、従来の画像読取り装置における信号処理方法
の一例を示すブロック図、 第4図は、従来の画像読取り装置における信号処理方法
の他の例を示すブロック図である。 1・・・光電変換部 2・・・光電変換素子4・・・
二値化回路 5・・・ラッチ回路8・φ・カウンタ
lO・・・計数比較回路代理人 弁理士 山 下
積 平 第2図
理方法を実施するための信号処理装置のブロック図、 第2図は、この信号処理装置を用いた本発明の一実施例
の説明図、 第3図は、従来の画像読取り装置における信号処理方法
の一例を示すブロック図、 第4図は、従来の画像読取り装置における信号処理方法
の他の例を示すブロック図である。 1・・・光電変換部 2・・・光電変換素子4・・・
二値化回路 5・・・ラッチ回路8・φ・カウンタ
lO・・・計数比較回路代理人 弁理士 山 下
積 平 第2図
Claims (1)
- (1)複数個の光電変換素子を有し、該光電変換素子を
ある個数ずつ1個の読取り画素に対応させて画像情報の
読取りを行う画像読取り装置において、 前記読取り画素の任意の1画素に含まれ る前記光電変換素子の各出力信号を量子化し、量子化さ
れた前記出力信号の高レベル又は低レベルの個数を所望
の基準値と比較することで前記読取り画素の出力情報を
量子化することを特徴とする画像読取り装置における信
号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60013423A JPS61173583A (ja) | 1985-01-29 | 1985-01-29 | 画像読取り装置における信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60013423A JPS61173583A (ja) | 1985-01-29 | 1985-01-29 | 画像読取り装置における信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61173583A true JPS61173583A (ja) | 1986-08-05 |
Family
ID=11832720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60013423A Pending JPS61173583A (ja) | 1985-01-29 | 1985-01-29 | 画像読取り装置における信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61173583A (ja) |
-
1985
- 1985-01-29 JP JP60013423A patent/JPS61173583A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2072492A1 (en) | Image processing apparatus | |
CA2044400A1 (en) | Image processing system for documentary data | |
US4214277A (en) | Halftone implementation apparatus | |
US3984833A (en) | Apparatus for encoding extended run-length codes | |
JPS6339142B2 (ja) | ||
US5315405A (en) | Binary circuit of scanner read image data | |
JPS61173583A (ja) | 画像読取り装置における信号処理方法 | |
JPS59225675A (ja) | フアクシミリ電送方法およびその装置 | |
JPS6027437B2 (ja) | 量子化回路 | |
JPS6331371A (ja) | 画像信号の符号化装置 | |
NO963855D0 (no) | Fremgangsmåte for bearbeidelse av et serielt, digitalt datasignal | |
JPS61136377A (ja) | スキヤナ−装置 | |
JPS62219754A (ja) | 画像読取り装置 | |
JPS6023390B2 (ja) | パタ−ン読取装置 | |
JPS63102563A (ja) | 画像処理装置 | |
SU1160450A1 (ru) | Устройство дл считывани изображений микрообъектов | |
JPH01218166A (ja) | 光学的画像読取装置 | |
JPS6069960A (ja) | ファクシミリ装置 | |
JPS6325748B2 (ja) | ||
JPS58195986A (ja) | 文字読取装置のしきい値制御装置 | |
JPH0378372A (ja) | 画像圧縮回路および画像復元回路 | |
JPS63178376A (ja) | バ−コ−ドパタ−ン認識装置 | |
JPS5875375A (ja) | 画像読取り装置 | |
JPS63220673A (ja) | 画像信号符号化装置 | |
JPS63102562A (ja) | 画像処理装置 |