JPS61172331A - プラズマ処理装置 - Google Patents

プラズマ処理装置

Info

Publication number
JPS61172331A
JPS61172331A JP19253584A JP19253584A JPS61172331A JP S61172331 A JPS61172331 A JP S61172331A JP 19253584 A JP19253584 A JP 19253584A JP 19253584 A JP19253584 A JP 19253584A JP S61172331 A JPS61172331 A JP S61172331A
Authority
JP
Japan
Prior art keywords
gas
substrate
electrode
etching process
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19253584A
Other languages
English (en)
Inventor
Yasuhiro Yamaguchi
泰広 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19253584A priority Critical patent/JPS61172331A/ja
Publication of JPS61172331A publication Critical patent/JPS61172331A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置の製造に用いられている平行平板型
プラズマ0VD装置あるいはドライエツチング装置に係
わり、特に基板上に成膜した膜厚のばらつき、および薄
膜をエツチングする際のエツチング深さのばらつきを少
なくするのに好適なプラズマ処理装置に関するものであ
る0 〔発明の背景〕 掟来、ガスの流れを制御することにより、成膜あるいは
エツチングの均一化をはかろうとする従来技術としては
、特開昭58−15295号公報に記載されているよう
にガス噴出孔を傾斜させたもの、あるいは特開昭57−
100720 号公報に記載されているように排気口近
傍にガス流れ調整板を設けたものが提案されている。
ところが、上記のような各従来技術では、部品形状の最
適化を試行錯誤により求めなければならないばかりでな
く、部品加工およびその交換にも多大の時間と労力を要
する恐れがある。
〔発明の目的〕
本発明は上記のような従来技術の問題点を解消し、成膜
あるいはエツチング中にガスの流れをコントロールする
ことにより、均一な成膜またはエツチング深さをうろこ
とを目的とするものである。
〔発明の概要〕
本発明は上記目的を達成するために、排出口を有する真
空反応室内に、基板を載置した電極と、この電画に対設
し、かつ導入口および吹出口を有するガス供給電極とを
設けてなるプラズマ処理装置において、前記ガス供給電
極内に導入ガスの流れを妨げる仕切板を任意数設け、こ
の仕切板の位置を成膜あるいはエツチング中に真空反応
室外の駆動装置により制御し、前記ガス供給電極から吹
出されるガスの流量を成膜あるいはエツチング中にコン
トロールすることを特徴とするものである。
〔発明の実施例〕
以下、本発明の一実施例を図面について説明する。
第1および第2図は本実施例であるプラズマ0VD装置
の縦断面図および部分断面図である。
同図において、底部に排出口1a、lを有する真空反応
室1内には、その上、下部にガス供給電極4および基板
2を載置する電極3が相対するようにそれぞれ設置され
ており、その電極3の下方には基板2を加熱するヒータ
5が設けられている。
上記ガス供給電極4は、真空反応室1外に突出するガス
導入口4aと、このガス導入口4aに連通ずる空室4に
およびこの空室4bの底面に設けた複数個のガス吹出口
4Cとからなり、前記空室44内には、左右方向および
前後方向にそれぞれ摺動自在な仕切板6.7が設けられ
ている。この仕切板6の摺動方向の両端には、動力伝達
機構例えばワイヤ8A、8Bがそれぞれ連結されており
、これらのワイヤ8A、8Bを駆動部9A、9Bにより
、仕切板6はガス供給電極4の空室4J3.の底面を摺
動して左右方向に移動される。他方の仕切板7も前記仕
切板6と同様にして前後方向に移動される。
上記仕切板6.7のそれぞれの駆動部9A、9Bおよび
90,9D(図示せず)は第3図(第2図X−X線断面
)、に示すように、モーター9AcL、 9Baとその
モータ軸に取付けた一対のプーリ9A4゜9B+および
モータ90,9Dとそのモータ軸に取付けた一対のブー
!J 904 、9D4とからそれぞれ構成され、前記
ブーIJ 9AJ 、 9E4にそれぞれ巻かれたワイ
ヤ8A、8Bを介して仕切板6が左右方向に移動され、
一方、前記ブーIJ 9(1、9D4にそれぞれ巻かれ
たワイヤ80.8Dを介して仕切板7が前後方向に移動
される。前記仕切板6,7には・その長手方向の中央部
に長孔6n、74が互に直交するようにそれぞれ設けら
れている。
本実施例は上記のような構造からなり、ガス供給電極4
の導入口4rzより空室46内に流入したガスは、吹出
口4Cより真空反応室1に噴出され電極3上の基板2の
表面を流通した後、真空反応室1の排出口14.14か
ら排出される。
この場合、仕切板6,7の長孔6a、7aを第3図に示
すように一部分重合して開口部10を形成させることに
より、ガス供給電極4の空室4bの底面に設けた吹出口
4Cの開口を制限できるため、吹出ガス量を限定するこ
とが可能である。
また、前記基板2の表面を流通するガスは、その基板2
がヒータ5により加熱されているため1表面化学反応を
生じて基板2上に堆積して薄膜を形成する。
次に上述した本実施例による成膜結果の一例図面につい
て説明する。
第4図は従来例(仕切板がない場合)の基板上に形成さ
れる薄膜の膜厚分布を示す図で、この図より明らかなよ
うに、膜厚は基板2の中央部に至るほど薄肉となってい
る。これに対し、本実施例(仕切板6,7を設けた場合
)では、第5図の曲MA−0に示すような膜厚分布とな
る0 すなわち、曲、ll[Aは仕切板6,7の長孔6α。
74の一部重合による開口部10を基板2の左端に位置
させ、この基板左端の上方からガスを供給して成膜した
場合の結果である。曲線Bは前記開口部10を基板2の
右端に位置させて成膜した場合の結果である。曲線0は
前記開口部10を仕切板6,7の各モータ9和qD4を
介して制御することにより、基板2の周辺に沿って移動
させながら成膜した場合の結果である。この曲iJ。
は前記曲線A、Bを組合せた形状となり、膜厚の形状が
均一化して改善されていることが明白である。
上述した本実施例はプラズマ処理装置の場合であるが1
プラズマを利用するドライエツチング装置の場合も、同
様の方法によりエツチング深さを均一化することが可能
である。
〔発明の効果〕
以上説明したように、本発明によれば、成膜あるいはエ
ツチング中に、ガス供給!極の吹出口からのガス吹出流
量を制御することにより、成膜の膜厚あるいはエツチン
グ深さを均一化することができる。
【図面の簡単な説明】
第1図は本発明のプラズマ処理装置の一実施例を示す縦
断面図およびそのガス供給電極部の詳細断面図、第3図
は第2図のX−X線断面図・第4図および第5図は従来
例および本発明に係わる実施例における膜厚分布を示す
図である。 1・・・真空反応室、 1a、14・・・排出口 2・・・基板 3・・・電極 4・・・ガス供給電極 44・・・ガス導入口 4k・・・空室 4c・・・ガス吹出口 6.7・・・仕切板 6tL、64・・・長孔 9A〜9D・・・駆動装置 第1図 第2図 篤 3 図 第 + 図 第 5 図 手続補正書防式) %式% 2、発 明の 名 称  プラズマ処理装置3、補正を
する者 11件との関係   特 許 出 願 人と、  弥 
  ’51Q1株式会社  日  立  製  作所4
、代 理 人

Claims (1)

    【特許請求の範囲】
  1.  排出口を有する真空反応室に、基板を載置した電極と
    、この電極に対設し、かつ導入口および吹出口を有する
    ガス供給電極とを設けてなるプラズマ処理装置において
    、前記ガス供給電極内に導入ガスの流れを妨げる仕切板
    を任意数設け、この仕切板の位置を成膜あるいはエッチ
    ング中に真空反応室外の駆動装置により制御し、前記ガ
    ス供給電極から吹出されるガスの流量を成膜あるいはエ
    ッチング中にコントロールすることを特徴とするプラズ
    マ処理装置。
JP19253584A 1984-09-17 1984-09-17 プラズマ処理装置 Pending JPS61172331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19253584A JPS61172331A (ja) 1984-09-17 1984-09-17 プラズマ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19253584A JPS61172331A (ja) 1984-09-17 1984-09-17 プラズマ処理装置

Publications (1)

Publication Number Publication Date
JPS61172331A true JPS61172331A (ja) 1986-08-04

Family

ID=16292890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19253584A Pending JPS61172331A (ja) 1984-09-17 1984-09-17 プラズマ処理装置

Country Status (1)

Country Link
JP (1) JPS61172331A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017932A (zh) * 2019-05-31 2020-12-01 中微半导体设备(上海)股份有限公司 等离子体处理装置中气体输送系统的耐腐蚀结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017932A (zh) * 2019-05-31 2020-12-01 中微半导体设备(上海)股份有限公司 等离子体处理装置中气体输送系统的耐腐蚀结构
CN112017932B (zh) * 2019-05-31 2022-11-29 中微半导体设备(上海)股份有限公司 等离子体处理装置中气体输送系统的耐腐蚀结构

Similar Documents

Publication Publication Date Title
KR100280970B1 (ko) 막형성 조성물을 가진 기판의 열처리 방법 및 장치
JP2001317872A (ja) 大型基板用多段加熱炉、及び両面加熱式遠赤外線パネルヒーター、並びに該加熱炉内の給排気方法
JPS59191565A (ja) 保護ガスはんだ付け装置内で板状回路支持体をはんだ付けする方法及び装置
JPS61172331A (ja) プラズマ処理装置
JP3402713B2 (ja) 熱処理装置
US4546726A (en) Apparatus for reacting a semiconductor wafer with steam
JPS63109174A (ja) 枚葉式cvd装置
JPH0313735B2 (ja)
JP2605859Y2 (ja) 薄膜形成装置
JP3585702B2 (ja) リフローはんだ付け装置
JPS62193129A (ja) 処理装置
JP7377780B2 (ja) 熱処理炉
JP2000203881A (ja) 連続式焼成炉におけるガラス材の焼成方法
JP2005111295A (ja) 塗布膜形成方法及び塗布膜形成装置
JPH0745846Y2 (ja) 霧化薄膜形成装置
JP3929529B2 (ja) リフロー装置
JPS63257232A (ja) 処理装置
JPH06349757A (ja) 熱処理装置
JPH09214123A (ja) リフロー装置
JPH0641718Y2 (ja) 連続リフロー装置
JP2588075Y2 (ja) 薄膜形成装置
JPH01738A (ja) 半導体ウェーハの熱処理方法
JPH04154118A (ja) 半導体ウエハの処理装置
JPS58161317A (ja) 半導体処理装置
JPH0714795A (ja) 半導体製造装置