JPS61171295A - 映像信号の時間軸補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は映像信号の時間軸変動を補正する装置に関する
。

〔発明の背景〕

ＶＴＲなどの磁気録画再生装ｔｊＩｔある９はビデオデ
ィスクなどの映像再生装置等においては、磁気ヘッドあ
るいはピックアップヘッドなどの信号検出媒体と磁気テ
ープあるいはディスクなどの記録媒体との相対的な位置
変動によって、再生映像信号に時間軸変動を生じる。こ
のような時間軸変動がゆるやかな場合には再生画面上で
ゆらぎ（いわゆるジッタ）となって現われ、一方、時間
軸に急波な変化（一わゆるスキ轟一）がある場合には、
くねシなどの現象となって現われ、再生画の安定性を著
しく損なう問題を本質的に持っている。

この時間軸変動の補正方法として、例えば文献（日本放
送出版協会．放送技術双書第５巻ＶｊＲ技術第６章）に
も記載されているように、第２図に示すような時間軸補
正装置が従来から公知である。

第２図において、１０は時間軸変動を有する映像信号の
入力端子、２０は時間軸変動の補正された＃Ｐ．像信号
の出力端子である。また、１は入力映像信号をディジタ
ル信号に変換する▲／Ｄ　変換回路、２はＲＡＭなどで
構成さｎるメモリである。４は水平同期信号分離回路で
あシ、該水平同期分離回路４から抽出さｎた時間軸変動
を有する水平同期信号は、書込みりαツク生成回路４０
および嘗込みアドレス制御回路７０に入力する。

書込みりαツク生成回路４０は、前記水平同期信号に同
期して、端子１０からの入力映像信号の時間軸変動に一
致した書込みクロックを生成する。また、書込みアドレ
ス制御回路７０は該書込みクロックによシ、書込みアド
レスを出力する。

したがって、緬子１０から入力してきた時間軸変動を有
する映像信号は、前記書込みクロック生成回路４０から
出力された書込みクロックと同期して、Ａ／Ｄ変換回路
１で逐仄デイジタル伯号に変換され、誓込みアドレス制
御回路７０からのアドレスに応じてメモリ２に書込まれ
る。

一方、端子６０からは、時間軸変動のない安定した基準
同期信号が印加さｎ１読取フタロツク生成回％　９０か
らは該基準同期信号に同期した読取りクロックが生成さ
ｎる。読取りアドレス制御回路８０は、該読取りクロッ
クに同期したアドレスを出力する。

このため、メモリ２に格納さｎ【いた吠揮信号のデータ
は、読取シアドレス制御回路８０からのアドレスに応じ
て水平走ＩＥ　ＨＭ　ｓ　Ｋ％順次読み出され、睨み出
さ几たデータは、該データをアナログ信号に変侠するＤ
／Ａ変換回路６により前記ｐａｔ取りクロック生成回路
９０から出力さｎた絖取少クロックに同期して、逐次ア
ナログ信号に変換さｎる。したがって、端子２０からは
、時間＠夏動のない安定した次像信号が出力さｎる。

以上の制作説明から明らかなように、この時間＠補正装
置の性能は畳込みクロック生成回路４０の簀込みりａツ
クの生成方法によって左右され、いかにして入力次像信
号の時間軸変動に正確に追従した書込みクロックを生成
させるかが装置の重要な決め手となって（ハ）る。

この書込みクロック生成回路４０の従来例については前
記の文献にも記載さ几、ているように第５図に示すいわ
ゆるＡｒ０回路で構成する方式が公知である。

第３図において、水平同期信号分離回路４からの水平同
期信号が端子４１を介して位相比較回路４３の一方に入
力される。４５は電圧制御発振回路であり、その中心周
波数は第２図の回路９０からの読取シクロツクの周波数
と同じ周波数になるように設定さｎる。電圧制御発振回
路４５の出力は分周回路４６にて分周され、入力ｖｅ、
像信号の水平走置周波数と同じ周波数の信号が分周回路
４６よυ出力さｎる。端子４１からの水平同期信号と咳
分局回路４６からの出力は位相比較回路４３にて位相比
奴され、両者の位相差に工６じた誤差電圧が位相比較回
路４３より出力さ几位相補償Ｊ回路４４を介して電圧制
御発振回路４５の制御電圧として供給される。

以上の回路によシ、−わゆるＡＦＧ回路が構成され、そ
の負帰還制御作用によって入方峡像信号の水平同期信号
の時間軸変動に追従した１、出方が電圧制御発振回路４
５よシ得られ、この出方は曹込みクロックとして端子４
２よシ出カされる。

以上は水平同期信号に基づ−て臀込みクロックを生成す
る従来方法であるが、上記文献にも記載されているよう
に、水平同期信号の代ゎシに水平ブランキング期間内に
重畳されて−るいわゆるバースト信号を用いて上記同様
の負帰還ループを構成（こｎ　ｔ−Ａ　Ｐ　Ｃ回路と称
する）し、あるりは上記水平同期信号に基づ（ＡＮＣ回
路と上記バースト信号に基づ（Ａｒ０回路の両方を並用
して％次像信号に同期した薔込みクロックを生成する方
法も従来から公知である。

以上が従来から公知の書込みクロック生成方式であるが
、この従来方式は負５１瀘制御によるため時間軸変動の
周波数が高がった）１ス午ニーのように急激な時間軸変
動が発生したシすると本質的にＡＦＣ系及びＡＰＣ系の
追従誤差を生じ、時間＠電制が補正されずに残留してし
まう問題がある。また、その補正能力を高めるため　　
、にＡＦＧ系及びムＰＣ系の応答速度を高める試みも行
なわれているが、入力状像信号に含まれるノイズにも敏
感に応答し易くなって逆に系が擾乱さ几るなど著しく動
作が不安定になる問題がある。さらに、ＡＰＣ系及びＡ
ＰＣ系の応答速度を高めた時には、時間軸変動量が増大
した場合に、糸が同期引込み範囲から逸脱してしまい、
もはや時間相補正が不能になるなどの問題を有していた
。

〔発明の目的〕

本発明の目的は、上記従来技術の欠点をなくし、吠像信
号に含まれる時１ｉｉｉ軸変動やノイズの影響を受ける
ことなく、いかなる時間軸変動があっても、そ几を安定
かつ確実に除去できる時間軸変動の補正装置を提供する
ことにある。

〔発明の概要〕

本発明の特畝け、入力次像信号に多点さｎているバース
ト信号に瞬時陶時位相同期した一定周波数の発振出力を
発振回路から出力し、その出力を適宜ｎ倍に周波数逓倍
した出力をもって入力映像信号のサンプリングクロック
及びメモリ書込みクロックとなすと共に、垂直プラン午
ング期間において、上記発振出力、あるいはそれを周波
数逓倍した出力、あるいはこｎら出力ｔ−、ｎ宜分周し
た出力と、所定周波数の基準信号を発生する発生回路の
出力又はそれを適宜分周した出力とを位相比軟して、位
相−差信号を発生し、そｎによって上記発振回路の発振
周波数を制御する制御手段に負帰還することにより、発
掘周波数の安定化を図り、入力映像信号にいかなる時間
軸変動があっても、それを安定かつ憾実に除去できるよ
うにした点にめる。

〔発明の実施例〕

以下、本発明を実施例により詳細に説明する。

第１図は本発明による時間軸補正装置の一実施例を示す
ブロック図、第４図、第５図はその動作説明用の波形図
である。なお、第４図は入力映像信号の水平走査期間の
一部を示し、第５図は垂直ブランキング期間の一部を示
す。

第１図におめで、破線に示すブロック４００は本発明に
係わる畳込みりａツク生成回路の一実施例を示す。

図にお−て、１はＡ／Ｄ変換回路、２はメモリ６はＤ　
／　Ａ変換回路であり、これらは先の第２図の従来例と
同一のものであシ、同一符号で示しである。また、、Ｓ
ＯＯは書込みアドレス制＃回路６００は読取りアドレス
制御回路、７００は澁準同期信号発生回路である〇 次に、書込みクロック生成回路４００の動作について、
第４図及び第５図の波形図を用いて説明する。端子１０
からの入力映像信号（第４図のａ　、１Ｉ４５図の４）
よシ、それに含まｎる水平同期信号（第４図６０ＨＢ及
び第５図４のＨ８）が水平同期分離回路１１にて分離出
力さｎる。１２は単安定マルチ回路であり、回路１１か
らの出力（第４図のｂ）の立下シでトリガさｎて所定時
　　・７間幅富のゲートパルス（第４図のＣ）が出力さ
れる。１４は帯域通過フィルタで６勺、端子１０からの
臥像信号より、それに含まれる周波数ｆ０のバースト信
号（第４図４のＢＳ、及び第５図ａのＢＳ　）が分離出
力さｎる。このフィルタ１４からの出力はリミッタ回路
１５で十分ｔｖ！＠されてのち、ＮＡＮＤゲート１５の
一方に供給される０ＮＡＮＤゲート１３′の他方には上
記回路１２からのゲートハ、ｐｙ　スＺ＞Ｅ　Ａ　Ｎ　
Ｄ　’ｌ−）　１９を介して供給される。

後述するように、垂直プラン牟ング期間（第５図のＴ１
に示す期間）を除く期間では、このム１ｌｉＩｒゲート
１９が開いて、回路１２かものゲートパルスがＮＡＮＤ
ゲート１３に入力され、このゲートパルスによって上記
回路１５からの出力がゲートされて、ＮＡＮＤゲート１
３からは、バースト信号ＢＳＫ基づくバーストパルス（
第４図のｄ及び第５図の／）のみが出力される。仁のバ
ーストパルスは発振回路５ｏの発振開始を指令する信号
として端子Ｓ［供給さｎる。発振回路５ｏの他方の端子
Ｖには後述する制御電圧ＶＣが供給される。

発振回路５０は、その発振周波数が上記制御電圧ＶＣＫ
よつ【可変制御され、また発振開始する位相は上記バー
ストパルスによって瞬時的に定められる。この実施例で
は、上記発振回路５０の発振周波数は上記バースト信号
の周波数と同じくｆａになるように設定される。この発
振回路５０からの出力（第４図のｅ）は周波数逓倍回路
６０に供給される。端子１０に入力される次像信号の有
する帯域に志して、それを時間軸方向にプンプリング量
子化する際に、−わゆる折返しによるスゲリアスが発生
しない程度の必要にして十分なだけの高−周波数のサン
プリングクロックを得るように、上記発振回路５０から
の出力はこの周波数逓倍回路６０にて周波数がｎ倍に逓
倍さ　　　゛れる。このｎの一数値例として、例えば入
力映像信号がＮＴＳＣ信号のように色信号が周波数ｆｓ
ｃの色副搬送波で直又多点されて輝度信号と共に周波数
多電されて、上記バースト信号の周波数ｆＯがその色副
搬送波周波数ｉｓｃと等しいＣｆ０−ｆｓｃ　）ような
場合には、そのサンプリングクロックの周波数は５ｆｓ
ｃで十分であり、従ってこの場合のｎはＱ　ｙ　５と定
めらｎ、上記回路６０にて発振回路５０からの出力はそ
の周波数がｓ４倍さｎる。

本発明においては、このｎの値は必要に応じて任意の値
に設定できるものであり、本発明の主旨をそｎるもので
はない。

次に上記発振回路５０及び周波数逓倍回路６０のより具
体的な実施例を第６図に示す。なおこの第６因の実施例
は、ｎ−４の周波数逓倍回路。

６０で構成した場合を示す。

発振回路５０において、５２は２人力のＮＡ１１Ｄゲー
トであシ、一方の入力には上記第１図のＮＡＮＤゲート
１６からのバーストパルス（第４図のｄ）が端子５１を
介して供給さｎる。ゲート５２の出力は抵抗Ｒとインダ
クタＬを介してゲート５２の他方の入力に接続され、か
つその入力はコンデンｔＣ１とパリ午ヤツ７Ｃ２によっ
て交流的に接地される。以上のＲ，Ｌ、Ｃ１，Ｃ２によ
って発振回路が構成さｎｌその発振周波数は、こｎらＲ
の抵抗値、Ｌのインダクタンス値、Ｃ１゜Ｃ２の容量値
によって定まシ、この実施例ではその発振周波数は上記
バースト信号の周波数ｆＯと等しくなるように上記Ｒ，
Ｌ、ＣＩ、Ｃ２の各１Ｋが定められる。なお、バリ牟ヤ
ッグＣ２の容ｆｆｉ臘は端子５５からの制御電圧ＶＣに
応じて可変さｎる。

なお以上の発振回路５０にお−て抵抗Ｒｔ′ｉ特に用い
なくても良い。

端子５１からのバーストパルスは第４図の波形図からも
明らかなように入力Ｉｌ！ｌｌ！−像信号に含１ｎるバ
ース１号の期間ｔＢのバースト半サイクルの期間（第４
図ｄの斜線部に示す期間）だけ低レベル′Ｌ“となり、
それ以外の期間では尚レベル“Ｈ“となる。従って、Ｎ
ＡＲＤゲート５２からの出力は、第４図のＣに示すよう
に、バースト信号の期間ｔＢでは、上記バーストパルス
（従って次像信号のバースト信−５５８ｓ）に完全同期
した出力（第４図ｅの斜線部に示す出力）が得られ、上
記ｆＢ以１１０期間では、バーストパルスは高レベル″
Ｈ′″となるため、ＭＡＸＩ）ゲート５２が開−て発　
　　　Ｊ振を開始し、次のバーストパルスが入力される
まで発振Ｉａ続してＨＡＮＤゲート５２がらは連続的な
発振出力が得られる なお、第６図の発振回路５０にお９て、破線の径路で示
すように、上記回路１１からの出力パルスを端子５４を
介して１ｉＡＮＤゲート５６の一方に入力し、その他方
に後述するラッチ回路１８からの出力を端子５５を介し
て入力し、ＨＡＮＤゲーｔ５６の出力を上記ＮＡＲＤゲ
ート５２の第５の入力に供給することによって、上記垂
直ブランキング′１′１を除く期間で上記回路１１から
の出力パルスによって上記発振回路５０の発振を一時的
に停止するようにしても良く、こうすることによって、
上記バーストパルスによる上記発振回路５０の発振開始
の位相同期化をより確実に行なわせることのできる効果
が得られる。

以上の動作説明からも明らかなように、上記発振回路５
０からは、上記バーストパルスに即ち入力吠像信号に含
まｎる同期情報に相応するバースト信号に瞬時瞬時位相
同期し、かつそのバースト信号と同じ周波数ｆＯヲ有す
る発振出力が瞬断さ几ることなく連続的に得らｎる。

この発振回路５０からの出力（第４図のｅ及び第７図の
ｅ）は、周波数逓倍回路６０に入力される。６１は遅延
回路、６２はＦＩＯＲゲートであシ、遅延回路６１の遅
延時間！１（第７図０１の目）は、上記発振回路５０か
らの出力の周波数ｆＯに対して１１＜１／２ｆＱとなる
ように定めらｎる。

ＫＯＲゲート６２から１ｉ第７図のＣ２に示すように発
振回路５０からの出力の立上シ及び立下りの両エツジよ
シパルス幅！１のパルスが生成出力さｎる。このゲート
６２からの出力は共振周波数２ｆａのタンク回路６３に
よシ周波数２ｆｏの成分が分離、され、その出力はりξ
ツタ回路６４で十分Ｊ１ｆ＠されてデエーテイ比ｓｏｂ
の矩形波（第７因のｅｓ）に整形さ几る。従って上記回
路６４からは上記発振回路５０からの出力を周波数２通
倍した信号が得られる。６５は遅延回路、６６はＥＯＲ
ゲートであシ、遅延回路６５の遅延時間！２は＊　２＜
　１／ａｆ　。

となるように定めらｎる。６７は共振周波数ａｆ。

を有するタンク回路、６８はリミッタ回路である。

以上の回路６５　、６６　、６７　、６８の動作ｒｉ前
記と同様であって、上記回路６４からの出力を周波数２
逓倍した周波数ａｆｏのデエーティ比５０−の矩形波の
信号（第７図のｆ）が上記回路６８よシ出力さｎる。こ
の回路６８からの出力は畳込みクロックとして端子６９
に出力される。

以上の周波数逓倍回路６０からの出力（第４図のｆ及び
第７図のｆ）は、上記発振回路５０からの出力（第４図
のｅ及び第７図のＣ）に位相同期しているため、上記出
力端子６９からは、上記バーストパルスに、即ち入力映
像信号に含まｎるバースト信号ＢＢに瞬時瞬時位相同期
し、かつそのバースト信号の周波数の４倍の周波数（４
ｊＯ）を有する誓込みクロックが瞬断されることなく連
続的に得られる。

上記したように、誓込みクロックは、入力映像信号に含
まれる同期情報（バースト信号）に壽時瞬時位相同期し
て生成さｎるから、そのプングリング量子化による時間
軸誤差は生ずることはなく、また入力映像信号に含まれ
る時間軸変動に対して何ら影響を受けることなく、その
時間軸変動にほぼ完全に追随した誉込みクロックを安定
かつ正確に得ることができる。また、上記発振回路５０
の発振開始の位相は、上記複数のブイクル数を有するバ
ースト信号のいわば平均的な位相によって定まるため、
入力映像信号のＳ／Ｎが劣化してバースト信号がノイズ
性の位相変動を生じても、その時間平均化効果によって
、その影響を大幅に軽減できる効果が得られる。

以上、第１図及びｗＪ６図の笑施例における臀込みクロ
ックの周波数は、発振回路５０の固有の＠振周波数によ
って定められるが、その発振周波数は電源電圧変動や周
囲温湿度に化、回路部品の経時変化などによって変動す
る問題がある。

本発明はこうした問題をも解決し、常に安定した一定周
波数の簀込みりａツクを生成できる装置を提供するもの
である。

再び第１図において、１６は垂直同期分融回路１７は単
女定マルチ回路、１８はラッチ回路、１９．□！はＡＮ
Ｄゲート回路、２１は水晶発振回路、２２は１／ｋ　（
ｋは１以上の整数）の分局回路、２５は位相比較回路、
２４はゲート回路、２５は位相補償回路、２６は１／Ｉ
ｎ　（ｍは１以上の整数）の分周回路である。

端子１０からの次像信号（第５図のａ）よシそれに含ま
れる水平同期情報（第５図ａのＨａ）が回路１１Ｌ／ｃ
て分離出力さｎ（第５図のｂ）、垂直同期ｆｉ＠（第５
図ＧのＶＳ　）が回路１６にて分離出力され（第５図の
Ｃ）、またバースト情報（第５図ａのＢＳ）がフィルタ
１４はて分離出力される。回路１６からの出力により単
安定マルチ回路１７がトリガされて入力映像信号の垂直
プラン牟ング期間に基づく所定時間ＴＯのパルス幅の出
力（帛５図のｄ）が回路１７よシ得られる。この回路１
７からの出力は、いわば入力映像信号の垂直プラン午ン
グ期間を検知した信号となる。回路１７からの出力は、
ラッチ−路１８のデータ人力りとリセット人力Ｒに供給
され、上記ＴＯの時間回路１８はリセットされてその出
力Ｑは低レベル”Ｌ“となる。回路１８のクロック入力
ＣＫＶｃｆｉ上記回路１１からの出力が供給され、上記
ＴＱの時間の後に最初に到来する回路１１からの出力パ
ルス（の立上Ｄ）でトリガさｎてその出力Ｑは篇レベル
′Ｈ“に転位する。この回路１８の出力ｑは第５図のｅ
に示すように所定時間Ｔ１（＞Ｔｏ）の期間“Ｌ“の信
号となる。回路１２からのゲートパルスは、この回路１
８からの出力によυＡＮＤゲート回路１９でゲートさｎ
、従つ【上記Ｔ１の期間では、上記ゲートパルスがイン
ヒビットサｎて回路１９の出力は“Ｌ′″０回路１３の
出力は“Ｅ“となるため、上記Ｔ１の期間で上記バース
トパルスが発振回路５０に供給されることはなｉｏこの
回路１３からの出力であるバーストパルスの出力波形を
第５図のｆに示す。

回路１３からのバーストパルスは発振回路５０の端子Ｓ
に入力さｎ％前記したようにこのバーストパルスに同期
した発振出力（第５図のｔ〕が得られるが、上記の垂直
ブランキングに相当するＴＯの期間では、その直前のバ
ーストパルス（第５図ｆの５）によって同期見損された
出力となる。

本笑施例け、この垂直ブランキング期１ｊ３Ｔｏにおい
て、いわゆるＰＬＬ回路によシ、その発奈出力を外部の
安定な発振出力に位相同期させて、イ波数偏差を生じな
い安定した発振周波数を４４渫するようにしたことを特
徴とするものである。即ち、水晶発振回路２１にて安定
した周波数の基準信号を得、回路２２　、２５　、２４
　、２５　、５０　、６０　、２６によりＰＬＬ回路を
構成して、回路５０からの発振出力を上記ＴＯの期間に
て回路２１からの基準信号に位相同期させるものである
。

回路２１からの出力は回路２２にて適宜１／ｋＫ分局さ
れ、その出力は位相比較回路２５の一方に供給される。

回路５０からの発振出力は回路６０にてｎ倍に周波数逓
倍されてのち回路２６にて適宜１／ｍに分周され、その
出力は位相比較回路２３の他方に供給さｎる。なお、上
記回路１８からの出力ＣｔＦｉ上記分周回路２２．２６
の谷リセット人力Ｒに供給さ几、上記Ｔ１以外の期間で
はこれら分周回路２２　、２６はリセットされ、　Ｔｊ
の期間でのみリセットは解除さｎて正規の分周が行わ几
る。ｌ路２３にて分周回路２２及び２６からの出力が位
相比較され、両者の位相差に応じた誤差信号が回路２３
よシ出力される。ゲート回路２４は回路１７からの出力
によって上記の垂直ブランキングＴＯの期間だけ回路２
３からの、出力をゲートして回路２５に供給し、それ以
外の期間では回路２４はオフとなって回路２３から回路
２５への供給は遮断されるとともに、回路２４の出力イ
ンピーダンスは十分高くなる。この結果、垂直プラン午
ングＴＯの期間でのみ回路２３からの位相誤差信号が回
路２４を介して回路２５に供給され、それ以外の期間で
はその位相誤差信号が回路２５に凍持さｎる。回路２５
は積分回路（具体的には一次遅れ回路）などで構成され
、この回路２５にて位相誤差信号は十分平滑さ几、また
以上のＰＬＬ回路の特性が十分安定するように特性補償
される。仁の回路２５の出力は制御電圧ＶＣとして前記
した回路５０の電圧制御入力端子Ｖに入力される。　　
　　　　　　　　　１以上で構成さｎるＦＬＬ負層還制
御によシ、回路５０の発振出力は回路２１からの安定な
基準信号に位相同期結合され、その発振周波数ｆＯは、
上記基準信号の周波数をｆｌとすると、次式で与えられ
− ｆＱ　ＩＩＩＩｆＩＸＴＸ７　　　・−・−・・−（１
）ｍ、に、ｎ、ｆｌの値を適宜設定することによシ所孟
の発振周波数ｆＯを得ることができ、その発振周波数ｆ
Ｏは上記ＰＬＬ負帰還制御によシ所逼値に対して周波数
偏差を生ずることもなく、シかも上記垂直プ２ン千ング
ＴＱ以外の臥像清報を含む期間ではその臥像情報に瞬時
瞬時位相同期した発振出力を得ることができる。また、
先の第３図で述べた従来の追値制御形のムＦＣ、ＡＰＣ
とは異なシ、基準信号が一定の定値制御系であって、し
かも位相同期結合させるための基準信号（ｆりと発振出
力（ｆＯ）との位相距離を小さくできること、従って位
相同期引込み時の位相ずれ童を小キくできることなどか
ら、系の十分な応答速度を侍ることができて発振出力の
位相変動も生じ峻＜、生じたとしてもそｔ″ＬｔＩ′ｉ
わずかであシ、シかも発振出力の位相は入力拠諏信号に
含まれる同期情報に瞬時瞬時相１見られるからその′１
ｅ参は大幅に軽減さｎる。

なお、ｍ１図の実施例において、逓倍回路６０の出力を
分周回路２６に供給する代わりに、図示したｈが発振回
路５０の出力を分周回路２６に供給するようにしても良
く、この場合の基準信号周波数ｆ１と発振周波数ｆＯの
関係は次式で与えらｎ。

ｆｏ＝ｍｆｚｘ−・・・・・・・・・（２）この場合も
上記同様の効果を得る仁とができ一本元明の主旨をそれ
る−のではない。

また、分局回路２２及び２６を回路１８からの出力でリ
セットする場合を示したが、リセットを省略しても良く
本発明の主旨にそうものである。

しかし本冥施例の如くリセットを施す仁とにより上記Ｐ
ＬＬ系の同期引込み時の６分周回路２２及び２６の初期
直設定がＰＬＬの動作周期毎に一様に行われるため、系
の擾乱を起し雌く常に安定にかつ速やかに同期引込みを
行わせることができる効果を得ることができる。また、
ラッチ回路１８を省略して回路１７からの出力を回路１
９，２６．２２に供給するようにしても良いが、本実施
例の如くラッチ回路１８を設けて上記垂直ブランキング
期間ＴＯを時間的に拡張した垂直ブランキング期間Ｔ１
で上記分Ａ回路２２及び２６の替セットを解除し、また
ＡＮＤゲート回路１９を閉じるようにすること罠よシ、
奉賛の位相誤差信号が回路２５に供給保持されるのを防
ぐことができ、上記ＰＬＬ系の動作を一層女定化できる
効果が得られる。

かくして回路６０より出力されるクロックは、上述した
ように瞬断さｎることなく連続的な出力が得らｎる。仁
の回路６０からの出力は、入力状像信号のプングリング
クロック、及びメモリ２の蓄込みりａツクとして用いら
れ、端子１ｏからの入力吠稼信号ＦｉＡ／Ｄ夏換回路１
で上記回路６０からの出力りａツクにより逐次丈ンズリ
ングざｎて、ディジタル信号に変換さ几る。

この回路６０からの出力である・謔込みクロックの周波
数ｆ−は次式で与えられる。

ｆｗ−ｎＸｆ。

＝　−ｘ　ｆ　１　　　　・曲・・・・（３）次に、２
７は単安定マルチ回路、２８はランチ回路であシ、単安
定マルチ回路２７は上記回路１１からの出力（の立上シ
）でトリガさ几て所定時間ｉＭ　Ｉ　Ｑのパルス（第４
囚のｔ）が回路２７より出力される。この回路２７から
の出力はラッチ回路２８で回路５０からの出力により同
期化される。

この回路２８の同期化により、回路１１からの出力パル
スが水平同期信号Ｈ８にム畳さｎているノイズなどによ
り位相変動を生じてもそ几は除去さＣて、回路２８から
は回路５０からの出力に完全同期した出力が得らｎる。

この回路２８からの出力はメモリ２の誉込みスタートパ
ルスとして誉込みアドレス制御回路５００に供給される
。誉込みアドレス制御回路５００はカウンタなどで構成
されておち、上記回路２８からの簀込みスタートパルス
によって計数開始され、回路６０からのりａツク（ある
−は、図示しないが上記発振回路５０、−からのクロッ
ク）が所定数計数されて時間にしてＴ（第４図りので）
の間だけ、その計数直に対応するアドレス信号が出力さ
九てメモリ２の誉込みアドレス信号として供給さｎる。

また、このアドレス信号は回路２８からの誓込みスター
トパルスによって水平走査周期毎に逐次更新さｎて行き
、従ってＡ／Ｄ変換回路１からの出力は水平走査周期単
位で逐次メモリ２に書込まれて行く。

ここで水平走査周期毎のメモリへの誉込み開始点（第４
図４のＡ）及び終了点（第４図６のＢ）はいずれも入力
映像信号の水平プラン中ングＭｔ川内に含まれるように
上記１０及びＴの値が設定さ几る。このため、入力映像
信号の必要にして十分なだけの成像ｒ／Ｉｔ報だけをメ
モリに書込むことができ、換言すｎばメモリ２の容量を
低減できる効果が得られる。

次に、水晶発振回路２１からの基準クロックは分局回路
２９におｉて１／ｌ　（Ｊは１以上の整数）に分周さｎ
ｌその出力は読取りクロックとして読取）アドレス制御
回路６００とＤ／ム変換回路６に、及び基準同期信号発
生回路７００に供給さｎる。この回路２９からのＩｔ城
クシクロック周波数ｆｎは次式で与えられる。

ｆＲ宕−Ｘｆｌ　　・・・・・・・・・（４）上記（４
）式と先の（３）式より、Ｚ−に７ｍとなるようにに、
ｊ、ｍの値を設定すｎば、回路２９からの読取シクロツ
クの周波数（ｆＲ）と回路６０からの書込みりａツクの
周波数（ｆＷ）とは等しくなる。

基準同期信号発生回路７００にて、回路２９からのクロ
ックが適宜分周畜れて、入力状像信号の同期信号（第４
図、第５図のＨａ　、　ＶＢ　）と同じ形式で同じ周波
数の基準同期信号ａＳと、読取ブスタートバルスＨｅと
基準の垂直同期信号ＶＢが生成される。

読椴シアドレス制御回路６００は先の書込みアドレス制
御回路５００と同様にカウンタなどで構成され、基準同
期信号発生回路７００からの水平　　　　゛走査同期毎
の読取りスタートパルスＨａによって計数開始される。

その後、分周回路２９からのクロックが所定数計数さｎ
て第４図と同様に時間にしてＴの間だけ、その計数値に
対応するアドレス信号が出力さｔ”ｔてメモリ２の読取
υアドレス信号として供給される。

また、このアドレス信号は基準同期信号発生回路７００
からの読取ジスタートパルスＨｅによって水平走丘周期
毎に逐次更新されて行き、従ってメモリ２からは誉込ま
れた状像情報が水平走査周期単位で逐次読取らｎ、その
出力はＤ／Ａ′＆換回路３でアナログ信号に変換される
。

以上の動作から明らかなように、書込みアドレス制御回
路５００からの曹込みアドレス信号と読ｊｄＤアドレス
制御回路６００からの読取りアドレス信号は共に入力成
像信号の水平グランキング期間を除くＴの期間でのみ出
力さｎるため、メモリ２及びＤ／Ａ変換回路３の出力に
は水平ブランキング及び同期信号は含まれない◇入力吠
詠信号と同様の信号形態で復元させるために、同期挿入
回路８００にてＤ／Ａ変換回路６からの出力に基準同期
信号発生回路７００からの基準同期信号ＣＳが挿入加算
される。

なお、基準同期信号発生回路７００からの基準垂直同期
信号ＶＳは端子１００を介して図示しないサーボ制御装
置の基準信号として出力される。

このサーボ制御装置は、上記第１図の実施例に基づく時
間軸補正装置ｋ’に通用するＶＴＲなどの磁気録画再生
装置あるいはビデオディスクなどの吠葎蕎生装置におい
て、磁気ヘッドあるいはピックアップヘクトなどの信号
検出媒体と磁気チーブある鱒はディスクなどの記録媒体
との相対的な位相を制御して信号を正しく再生するため
のトラツ牟ング制御系などで構成さル、従来から公知の
ものが用いられる０ このサーボ制御装置に上記端子１００からの基準垂直同
期信号ＶＳが入力されることによつ【端子１０からの入
力次像信号がこの基準垂直同期信号に位相同期するよう
にサーボ制御される。

更に具体的には、人力状９Ｊ！信号の垂直同期信号の位
相に対して上記基準垂直同期信号の位相が時間的に遅れ
た状態で位相同期するようにブー　　　　Ｊボ制御され
る。

このサーボ制御によ）、メモリ２への書込み動作が読取
９動作よ）時開先行するように制御さｎる。このため、
メモリ２に書込まれた状像情報は欠落なくそのすべてか
変動のない安定した時間軸で正しく読取らル、またメモ
リ２への誉込み時に削除さｎたプランキングと同期情報
は同期押入回１３８ＱＯにて読取シと同じ安定した時間
軸の基準同期信号ＣＳによって備われる。

したがって、端子２０からは入力訣像信号の時間軸変動
が除去された安定な映像信号が正しく復元されて出力さ
れる。

また、上記したように書込みりａツクの周波数ＣｆＷ）
と読取ブタロックの周波数（ｆＲ）は同じになるようＫ
ＦＬＬ割御さｎるため、入力吠泳信号の時間軸変動分の
みが除去さｎ、書込みと読堰シでその時間軸が圧縮ない
し伸張されて図形ひずみを生ずるようなことはない。さ
らには、誉込みクロックは入力成像信号の同期情報に瞬
時瞬時同期して生成されるため、ス千ニーのように急激
な時間軸変動が発生した場合でもそ几によって曹込みク
ロック生成回路４００が擾乱されることはなく、ｖ”か
なる時間軸変動に対してもそれに正確に追従した畳込み
クロックを安定して得ることができる。

なお、上記実施例では、水平プ、ランキングを除く成像
情報期間（Ｔ）のみを時間軸補正した場合を示したが、
本発明によれば、水平ブランキング期間においても瞬断
されることなく連続した書込みクロックを得ることがで
きるから、例えば上記回路５００及び６００でのクロッ
ク計数を第４図のｈに示すように時間にしてＴの期間計
数するようにしてそのＴの期間に上記水平同期信号Ｈ８
を含むようにすれば、あるいは上記回路２７の遅延時間
で定まる誓込み開始位置を上記水平同期信号Ｈ８を含む
ように設定すれば、状像情報と同期信号の両方を一括し
て時間軸補正させることができ、従りてこの場合には上
記の同期挿入回路８００を省略させることができる。

なお、以上の実施例では、映像信号の同期情報として、
従来からの水着走査単位の水平同期情報（水平同期信号
及びバースト信号）と垂直走査単位の垂直同期情報（垂
直同期信号）を用いた場合を図示したが、本発明はこれ
に限るものではない。

例えば、従来からの同期信号の代わシに第８図のαに示
すように水平ブランキングＴＢの一部に別途多重した同
期情報を用いるような場合にも適用できるものであシ、
また同じく第８図のａに示すように、輝度情報Ｙと色度
情報Ｃを１つの水平走置期間ＴＢに水平同期情報１組（
水平同期信号Ｉｓとバースト信号ＢＳ）を割り当てて時
分割多点するような場合にも本発明を適用できるもので
あシ、あるいけ第８図のみに示すように、複数の（例え
ば２つの）水平走査につき１組の水平同期情報（Ｈａと
Ｂ８）を割シ当てるような場合、あるいは１つの水平走
査期間に複数の同期ｆｆ報（例えば、第８図のＣに示す
ように、色度情報Ｃに対するバースト信号ＢＳ１とｓＫ
情報Ｙに対するバースト信号Ｂ５２）を割り当てて各同
期情報（ＢＥｉｌとＢＳ２　）に応じて上記同様の時間
軸補正を施すような場合、あるいは第８図のｄに示すよ
うに、水平同期情報として水平同期信号を割シ轟てずに
バースト信号ＢＳだけを割り当てるような場合、あるい
は図示しないが、垂直プラン牛ング期間のみを含んで、
特には垂直同期情報を割シ当てないような場合などにも
適用できるものであシ、いずルの場合におりても本発明
の主旨にそうものであって得られる効果は同じである。

また、以上の実施例では、誉込みクロックの周波数（ｆ
Ｗ）と読取りクロックの周波数ＣｆＨ）が互いに等しく
なるようにして時間軸補正した場合を示したが、本発明
はこれに張るもの”３ｔｄなく、書込みクロックと読取
りクロックの周波数を互いに異ならせることによシ（具
体的には／（ｋ／ｍとすることによ〕）、本発明の主旨
とする時間軸変動の除去の他に入力映像信号の時間軸の
［Ｅ、！あるいは伸張の両方を同時に行なわせることか
でき、映像信号の時間軸変換装［Ｊとしての機能を回路
規模を何ら増やすことなく容易に笑現できる効果が得ら
れる。その−例として、例えば高精細挟像信号として一
部提案されて−るようにＪＪＫ状像倍像信号第８図のｅ
に示すように、水平同期信号Ｈ８あるいはバースト信号
Ｂ１３を特に有していなしような信号形式の場合に、上
記のＶＴＲなどの磁気録画再生装置ある−はビデオディ
スクなどの映像再生装置等において、予かしめ第８図の
ａに示すように、原映像信号（第８図のＣ）を時間軸圧
縮しくその圧扁率をＸとする。）その圧縮によって得ら
ｎ゛′た映像のプラン午ング期間（第８図ａに示すＴＪ
３の期間）に上記水平同期信号ＨＥとバースト信号ＢＢ
を適宜挿入してから上記装置に記録するように成し、（
上記圧縮率×は×±１−　ＴＢ／Ｔｌｉで与えら几る。

）その再生にあたって、上記装置からの再生映像信号を
本発明による上記第１図の実施例に示した時間軸補正装
置で処理するに際し、書込みりａツクの周波数（ｆＷ）
と読取シクロツクの周波数（ｆＲ）の比が、上記圧縮率
Ｘに対し、 を満たすようにに、ｌ、ｍの値を定めれば、入力状像信
号の時間軸変動は除去されて、かつその時間軸は頂度１
／Ｘだけ伸張さｎるため、第８図のｅに示す原訣像信号
葡忠実に復元させることができる。なおこの場合には、
入力映像信号。

に含まｎる上記水平同期信号Ｈ５１とバースト信号ＢＥ
を取シ除く必要があるが、上記回路２７の遅延時間を第
４図ｔのｔｇに示すように、上記バースト信号ＢＳを含
むように設定することにより、水平同期信号Ｈａとバー
スト信号ＢＳを除く映像情報期間（第４図４のムとＢの
期間）のみがメモリ２に書込まれ、読取らｎるから、Ｄ
／ム変換回路３からは上記水平同期信号Ｈ８とバースト
信号Ｂ１３の除去さｎた所望の原映像信号を得ることが
できる。従ってこの場合には同期挿入回路８００は特に
必要としないことは言うまでもない。

また、上記＃ＰＪ１図の実施例では、基準クロック（ｆ
ｌ）を水晶発振回路２１にて個別に発生させて基準同期
信号発生回路７００で基準同期信号（ＣＢ）を装置内部
で形成した場合を示しているが、この基準同期信号を外
部からの基準同期信号と同期結合させるために、第９図
に示すｐｂｂ回路を用いて上記と同様の基準クロックを
得るようにしても良く、本発明の主旨にそうものである
。

すなわち、第９図において、７００Ｆｉ第１図と同じ基
準同期信号発生回路であって同一符号で示して６シ、基
準同期信号ＣＳ、基準垂直同期信号ＶＳ、読取りスター
トパルスＨａを発生する。

この回路７０００Å力には電圧制御発振回路９５０から
の出力クロックが供給される。入力端子９１０には外部
からの基準同期信号が入力され、垂直同期分離回路９２
０にて垂直同期信号が分離出力される。この回路９２０
からの外部基準垂直同期信号と上記回路７００からの内
部４準謔直同期信号ＶＢ＃：を位相比較回路９５０にて
位相比較さｎ両者の位相差に応じた誤差電圧が回路９３
０よシ出力さｎ１位相補償回路９４０を介して発振回路
９５０の制御電圧として供給される。以上の回路によυ
ＰＬＬ回路が構成され、上記回路７００からの内部基準
当直同期信号ＶＳが外部からの基準。

垂直同期信号に位相同期化さｎる。発振回路９５０から
は第１図の水晶発振回路２１からの基準りσツタと同じ
周波数（ｆｌ）の出力が得らｎ１端子９６０より出力さ
れる。

以上第９図の実施例に基づく発振回路９５（ｌを上記第
１図の水晶発振回路２１の代わシに用いｎば、以上の時
間軸補正装置を外部同期で動作させることができる。

〔発明の効果〕

以上述べたように、本発明によれば、次像信号に含まｎ
る時間軸変動やノイズの影響を受けることなく、−かな
る時間軸変動があっても、それを安定かつ確実に除去で
き、それと同時に時間軸を圧縮あるいは伸張する時間軸
変換装置としての機能を回路規模を増やすことなく承ね
そなえることができ装置の低コスト化を図れる　　　　
′などの効果を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図第２図は時
間軸補正装置の従来のブロック図、第３図＃−ｉ賽込み
クロック生成回路の従来のブロック図、第４図及び第５
図は第１図の各部波形図、第６図は本発明に係わる誓込
みクコツク生成回路の一実施例を示すプロ２２図、第７
図はその各部波形図、Ｍ　ａ図は本発明に係る他の峡像
信号の形式を示す波形図、第９図は本発明の時間軸補正
装置を外部同期で動作させる他喋施例を示すブロック図
である。 １・・・Ａ／Ｄ変換回路 ２・・・メモリ ３・・・Ｄ／ａ変換回路 ４００・・・簀込みクロック生成回路 ５００・・・書込みアドレス？６１ｊ御回路６００・・
・読取υアドレス制御回路 ７００・・・基準同期信号発生回路 ８００・・・同期挿入回路 第　２０ 第３ｍ ｈ 第斗口 躬　３乙 ＢＳ 躬　９　犯

Claims (1)

1. 【特許請求の範囲】 １、映像信号をサンプリングしそのサンプル値毎に遂次
   書込みあるいは読取りの可能な所定記憶容量を有するメ
   モリと、該映像信号に多重されているバースト信号を分
   離する手段と、該映像信号に含まれる垂直ブランキング
   期間の少なくとも一部を検出する検出手段と、前記分離
   したバースト信号の注入により発振の開始と該バースト
   信号の注入されない期間で発振の継続を制御される発振
   回路と、該発振回路の発振周波数を制御する制御手段と
   、該発振回路からの出力を周波数逓倍する周波数逓倍回
   路と、所定周波数の基準信号を発生する基準信号発生回
   路と、該発振回路からの出力又は該周波数逓倍回路から
   の出力又はこれら該出力を分周する第１の分周回路から
   の出力と、該基準信号発生回路からの出力又は該出力を
   分周する第２の分周回路からの出力とを位相比奴し、前
   記検出手段からの出力に応じて前記垂直ブランキング期
   間における位相誤差信号を前記制御手段に負帰環する手
   段とを具備し、前記周波数逓倍回路からの出力を書込み
   クロックとして前記映像信号を時間軸方向にサンプリン
   グして前記メモリに遂次書込み、前記基準信号発生回路
   からの出力又は該出力を分周した出力を読取りクロック
   として前記メモリに書込まれた映像信号を遂次読取るよ
   うにしたことを特徴とする映像信号の時間軸補正装置。 ２、前記映像信号を前記メモリに書込む手段が、前記映
   像信号に含まれる水平同期信号に基づいて書込みスター
   トパルスを生成する手段と該生成手段からの出力を前記
   発振回路からの出力に同期化する手段からなり、該同期
   化手段からの出力によつて前記映像信号の前記メモリへ
   の書込みを開始するようにしたことを特徴とする前記特
   許請求の範囲第１項記載の映像信号の時間軸補正装置。 ３、前記映像信号を前記メモリに書込む手段が、前記映
   像信号に含まれる水平同期信号に基づいて書込みスター
   トパルスを生成する手段からなり、該生成手段からの出
   力によつて前記映像信号を、それに多重されているバー
   スト信号の少なくとも一部を含む位置から前記メモリに
   書込みを開始するようにしたことを特徴とする前記特許
   請求の範囲第１項記載の映像信号の時間軸補正装置。 ４、前記映像信号を前記メモリに書込む手段が、前記発
   振回路からの出力又は前記周波数逓倍回路からの出力の
   パルス数を計数する計数手段からなり、前記メモリに該
   計数手段の出力によつて少なくとも前記映像信号の水平
   ブランキング期間を除く映像情報が書込まれるようにし
   たことを特徴とする前記特許請求の範囲第１項記載の映
   像信号の時間軸補正装置。 ５、前記検出手段からの出力を前記第１の分周回路と前
   記第２の分周回路とに供給する手段を有し、前記垂直ブ
   ランキングを除く期間で前記第１及び第２の分周回路の
   分周値を初期値設定（セットあるいはリセット）するよ
   うにしたことを特徴とする前記特許請求の範囲第１項記
   載の映像信号の時間軸補正装置。 ６、前記書込みクロックの周波数と前記読取りクロック
   の周波数が互いに異なるように前記第１の分周回路の分
   周値と前記第２の分周回路の分周値を設定する手段を有
   し、前記映像信号の時間軸を圧縮ないし伸張するように
   したことを特徴とする前記特許請求の範囲第１項記載の
   映像信号の時間軸補正装置。 ７、前記発振回路は少なくとも２入力のゲートを有し、
   その一方の入力に前記分離したバースト信号を供給し、
   その他方の入力に該ゲートの出力をインダクタＬを介し
   て供給すると共にその入力をコンデンサＣで交流的に接
   地するように構成したことを特徴とする前記特許請求の
   範囲第１項記載の映像信号の時間軸補正装置。