JPS61170236A - 半導体スイツチング素子のスナバ回路 - Google Patents
半導体スイツチング素子のスナバ回路Info
- Publication number
- JPS61170236A JPS61170236A JP60010413A JP1041385A JPS61170236A JP S61170236 A JPS61170236 A JP S61170236A JP 60010413 A JP60010413 A JP 60010413A JP 1041385 A JP1041385 A JP 1041385A JP S61170236 A JPS61170236 A JP S61170236A
- Authority
- JP
- Japan
- Prior art keywords
- current
- diode
- capacitor
- semiconductor switching
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、インバータ装置やチョッパ装置など少なくと
も２つの半導体スイッチング素子を直列接続して成る電
流開閉回路を有する装置における半導体スイッチング素
子のスナバ回路に関するものである。
も２つの半導体スイッチング素子を直列接続して成る電
流開閉回路を有する装置における半導体スイッチング素
子のスナバ回路に関するものである。
周知のように、インバータ装置などでは１相につき２個
の半導体スイッチング素子を直列接続して各相別の電流
開閉回路を構成しているが、通常、半導体スイッチング
素子の陽極と陰極間のサージ電圧を吸収する目的で抵抗
、コンデンサおよびダイオードから成るスナバ回路が陽
極と陰極との間に並列接続される。
の半導体スイッチング素子を直列接続して各相別の電流
開閉回路を構成しているが、通常、半導体スイッチング
素子の陽極と陰極間のサージ電圧を吸収する目的で抵抗
、コンデンサおよびダイオードから成るスナバ回路が陽
極と陰極との間に並列接続される。
第３図は半導体スイッチング素子としてゲートターンオ
フサイリスタ（以下、ＧＴＯ）を用いた３相インバータ
装置の従来の回路図であり、各相の電流開閉回路はフリ
ーホイーリングダイオード１がそれぞれ並列接続された
２つのＧＴＯ２の直列回路と、ダイオード３と抵抗４と
の並列体とこれに直列接続されたコンデンサ５とから成
シ、かつＧＴＯ２のアノードとカソード間に並列接続さ
れたスナバ回路とから構成され、直流電源６からの直流
電力をスイッチングし、端子７に接続された負荷（図示
せず）に交流電力を供給するように構成されている。
フサイリスタ（以下、ＧＴＯ）を用いた３相インバータ
装置の従来の回路図であり、各相の電流開閉回路はフリ
ーホイーリングダイオード１がそれぞれ並列接続された
２つのＧＴＯ２の直列回路と、ダイオード３と抵抗４と
の並列体とこれに直列接続されたコンデンサ５とから成
シ、かつＧＴＯ２のアノードとカソード間に並列接続さ
れたスナバ回路とから構成され、直流電源６からの直流
電力をスイッチングし、端子７に接続された負荷（図示
せず）に交流電力を供給するように構成されている。
この構成において、ＧＴＯ２のターンオフ時にはアノー
ド電流はスナバ回路に分流して流れ、Ｇ Ｔ Ｏ２のア
ノード電流遮断能力を高めると共に、サージ電圧も吸収
する。
ド電流はスナバ回路に分流して流れ、Ｇ Ｔ Ｏ２のア
ノード電流遮断能力を高めると共に、サージ電圧も吸収
する。
ところが、ＧＴ０２のターンオフ時に第４図に示すよう
な逆電圧ΔＶがダイオード３の逆回復時に発生し、ＧＴ
０２を再点弧して破壊してしまうという問題点があった
。
な逆電圧ΔＶがダイオード３の逆回復時に発生し、ＧＴ
０２を再点弧して破壊してしまうという問題点があった
。
すなわち、ＧＴＯ２のターンオフ時にはそのアノード電
流は１１は減少し、アーム電流（図示せず）は、スナバ
回路のダイオード３およびコンデンサ５を介して流れる
、コンデンサ５は、この時流れる電流によって充電され
る。この充電によってコンデンサ５の九゛喧電圧が直流
電流６の直流電圧Ｅ０ と等しくなると、コンデンサ５
の充電′電流は零となる。ところがこの時、ダイオード
３にはカソード側からアノード側へ大きな電流変化率ｄ
ｉ／ｄｔをもった逆回復電流が流れ、この逆回復電流に
よる逆電圧ΔＶが発生し、ＧＴＯ２のアノードに印化さ
れ、ＧＴ０２のアノード電圧ｖ１に第４図に示すような
急峻な落込み電圧ΔＶによシミ圧の時間変化率ｄ ｖ
／ ｄ ｔが生じる。すると、ＧＴＯ２の接合容量Ｃｊ
によって、 ｉ ｃ ＝Ｃｊ ｘ ｄ ｖ ／ｄ ｔ ・
””・・（１）で示される変位電流が流れ、ＧＴＯ２の
ゲート。
流は１１は減少し、アーム電流（図示せず）は、スナバ
回路のダイオード３およびコンデンサ５を介して流れる
、コンデンサ５は、この時流れる電流によって充電され
る。この充電によってコンデンサ５の九゛喧電圧が直流
電流６の直流電圧Ｅ０ と等しくなると、コンデンサ５
の充電′電流は零となる。ところがこの時、ダイオード
３にはカソード側からアノード側へ大きな電流変化率ｄ
ｉ／ｄｔをもった逆回復電流が流れ、この逆回復電流に
よる逆電圧ΔＶが発生し、ＧＴＯ２のアノードに印化さ
れ、ＧＴ０２のアノード電圧ｖ１に第４図に示すような
急峻な落込み電圧ΔＶによシミ圧の時間変化率ｄ ｖ
／ ｄ ｔが生じる。すると、ＧＴＯ２の接合容量Ｃｊ
によって、 ｉ ｃ ＝Ｃｊ ｘ ｄ ｖ ／ｄ ｔ ・
””・・（１）で示される変位電流が流れ、ＧＴＯ２の
ゲート。
カソード間接合は順バイアス状態となって再点弧してし
まう。これは、落込み電圧ΔＶや、電圧の時間変化率ｄ
ｖ ／ ｄ ｔが大きい程顕著となシ、ＧＴＯ２の破
壊を早めるという問題点となっていた。
まう。これは、落込み電圧ΔＶや、電圧の時間変化率ｄ
ｖ ／ ｄ ｔが大きい程顕著となシ、ＧＴＯ２の破
壊を早めるという問題点となっていた。
一方、従来のスナバ回路はＧＴＯ２を破壊させてしまう
問題点の他に、ダイオード３に並列接続する抵抗４を各
スナバ回路別に設けているため、部品点数が多くなり、
回路基板への実装が困難になるという問題点があった。
問題点の他に、ダイオード３に並列接続する抵抗４を各
スナバ回路別に設けているため、部品点数が多くなり、
回路基板への実装が困難になるという問題点があった。
本発明の目的は、スナバ回路のダイオードの逆回復電流
による半導体スイッチング素子の破壊を防止すると共に
、少ない部品点数で構成することができるスナバ回路を
提供することにある。 ・〔発明の概要〕 本発明は、１対の半導体スイッチング素子にそれぞれ並
列接続する回路素子をコンデンサとダイオードの直列体
で構成し、これら１対の直列体におけるコンデンサとダ
イオードとの接続点間を抵抗によって接続し、ダイオー
ドの逆回復電流を低減させるように構成したものである
。
による半導体スイッチング素子の破壊を防止すると共に
、少ない部品点数で構成することができるスナバ回路を
提供することにある。 ・〔発明の概要〕 本発明は、１対の半導体スイッチング素子にそれぞれ並
列接続する回路素子をコンデンサとダイオードの直列体
で構成し、これら１対の直列体におけるコンデンサとダ
イオードとの接続点間を抵抗によって接続し、ダイオー
ドの逆回復電流を低減させるように構成したものである
。
第１図は本発明を適用した３相インバータの回路構成図
であり、ここでＦｉｌ相分の電流開閉回路を代表して示
している。
であり、ここでＦｉｌ相分の電流開閉回路を代表して示
している。
第１図において、Ｇ’Ｉ’０２ＡのカソードとＧＴＯ２
Ｂのアノードが接続され、これらＧ’ｌ’０２Ａおよび
ＧＴＯ２ＢＫＶｉフリーホイーリングダイオードＩＡお
よびＩＢがそれぞれ逆並列接続されている。
Ｂのアノードが接続され、これらＧ’ｌ’０２Ａおよび
ＧＴＯ２ＢＫＶｉフリーホイーリングダイオードＩＡお
よびＩＢがそれぞれ逆並列接続されている。
また、Ｇ’Ｉ’０２Ａには、直列接続されたコンデンサ
５Ａとターンオフ後３Ａの直列体がダイオード３Ａのカ
ソードとＧＴＯ２Ａのカソードが接続されるように並列
接続されておシ、同様にＧＴ０２Ｂには、直列接続され
たダイオード３Ａとコンデンサ５Ｂの直列体がＧＴ０２
Ｂのアノードとダイオード３Ｂのアノードが接続される
ように並列接続されている。
５Ａとターンオフ後３Ａの直列体がダイオード３Ａのカ
ソードとＧＴＯ２Ａのカソードが接続されるように並列
接続されておシ、同様にＧＴ０２Ｂには、直列接続され
たダイオード３Ａとコンデンサ５Ｂの直列体がＧＴ０２
Ｂのアノードとダイオード３Ｂのアノードが接続される
ように並列接続されている。
さらに、ダイオード３Ａのアノードとダイオード３Ｂの
カソードとが抵抗器８を介して接続されている。
カソードとが抵抗器８を介して接続されている。
第２図は、この構成においてＧＴＯ２Ａ、２Ｂのターン
オフ前後の電圧および電流の波形を示す図であり、電流
１１はＧＴＯ２Ａのアノード電流、電圧ｖ１はＧＴＯ２
Ａのアノード電圧、電圧ｇ。
オフ前後の電圧および電流の波形を示す図であり、電流
１１はＧＴＯ２Ａのアノード電流、電圧ｖ１はＧＴＯ２
Ａのアノード電圧、電圧ｇ。
は直流電源６の直流電圧を示し、電流１２はコンデンサ
５Ａに流れる充電電流、電流Ｉ３はダイオード３Ａに流
れる電流、電流Ｉ４は抵抗器８に流れるコンデンサ５Ｂ
の放磁電流を示している。また、ｔｌはＧＴＯ２Ａの接
合回復開始時刻、ｔ２はコンデンサ５Ａの充電電流１２
が零となる時刻、ｔ３Ｈコンデンサ５Ａの逆充電終了時
刻をそれぞれ示し、ｔ２から１３の期間はダイオード３
Ａの逆回復電流が流れる期間を示している。
５Ａに流れる充電電流、電流Ｉ３はダイオード３Ａに流
れる電流、電流Ｉ４は抵抗器８に流れるコンデンサ５Ｂ
の放磁電流を示している。また、ｔｌはＧＴＯ２Ａの接
合回復開始時刻、ｔ２はコンデンサ５Ａの充電電流１２
が零となる時刻、ｔ３Ｈコンデンサ５Ａの逆充電終了時
刻をそれぞれ示し、ｔ２から１３の期間はダイオード３
Ａの逆回復電流が流れる期間を示している。
この構成によれば、ＧＴＯ２Ａのターンオフ後、ＧＴＯ
２Ａのスナバ回路を構成しているコンデンサ５Ａは直流
電圧ＥＯに充電される。一方、対アームのＧＴ０２Ｂの
スナバ回路を構成しているコンデンサ５Ｂは、直流電圧
ＥＯと同じ充畦嵯圧が零ボルトまで抵抗器８を介して放
電される。
２Ａのスナバ回路を構成しているコンデンサ５Ａは直流
電圧ＥＯに充電される。一方、対アームのＧＴ０２Ｂの
スナバ回路を構成しているコンデンサ５Ｂは、直流電圧
ＥＯと同じ充畦嵯圧が零ボルトまで抵抗器８を介して放
電される。
従って、ＧＴＯ２Ａのターンオフ後にダイオード３Ａに
流れる電流＋３は、第４図に示すようにコンデンサ５Ａ
の充電電流１２と、コンデンサ５Ｂの放電電流ｉ４の和
の直流となＬ”２から１３の期間におけるダイオード３
Ａには急速な接合回復現象がなくなシ、逆回復電流の或
流時間変化率をも低減され、ダイオード３Ａの逆方向に
発生する逆電圧ΔＶも大きく減少する。これにより、Ｇ
ＴＯ２Ａがターンオン状態になることはなく、再点弧に
よる破壊が防止される。
流れる電流＋３は、第４図に示すようにコンデンサ５Ａ
の充電電流１２と、コンデンサ５Ｂの放電電流ｉ４の和
の直流となＬ”２から１３の期間におけるダイオード３
Ａには急速な接合回復現象がなくなシ、逆回復電流の或
流時間変化率をも低減され、ダイオード３Ａの逆方向に
発生する逆電圧ΔＶも大きく減少する。これにより、Ｇ
ＴＯ２Ａがターンオン状態になることはなく、再点弧に
よる破壊が防止される。
また本実施例によれば、１相につき１個の固定抵抗を接
続すればよいため、回路基板への実装が容易になるとい
う利点がある。
続すればよいため、回路基板への実装が容易になるとい
う利点がある。
なお、上記実施例においては半導体スイッチング素子と
してＧＴＯを用いているが、ＳＣ几やトランジスタなど
を用いる場合でも適用できるものである。
してＧＴＯを用いているが、ＳＣ几やトランジスタなど
を用いる場合でも適用できるものである。
以上の説明から明らかなように本発明によれば、スナバ
回路を構成するコンデンサに流れる充電電流が対アーム
のコンデンサに流れる放ｉｔ流によって相殺されるため
、充電電流が流れるコンデンサに直列接続されたダイオ
ードの逆回復を流も大きく低減さｎる、この結果、ダイ
オードの逆回復時に発生する逆電圧も小さくなり、半導
体スイッチング素子の再点弧による破壊を防止でき、さ
らに回路構成を簡素にすることができるという効果があ
る。
回路を構成するコンデンサに流れる充電電流が対アーム
のコンデンサに流れる放ｉｔ流によって相殺されるため
、充電電流が流れるコンデンサに直列接続されたダイオ
ードの逆回復を流も大きく低減さｎる、この結果、ダイ
オードの逆回復時に発生する逆電圧も小さくなり、半導
体スイッチング素子の再点弧による破壊を防止でき、さ
らに回路構成を簡素にすることができるという効果があ
る。
第１図は本発明を適用した３相インバータ装置の一実施
例を示す回路図、第２図は第１図の実施例におけるター
ンオフ時の電圧、電流波形を示す図、第３図はＧＴＯを
用いた３相インバータ装置の従来のスナバ回路の構成を
示す図、第４図は従来のスナバ回路のターンオフ時の電
圧、電流波形を示す図である。 ＩＡ、ＩＢ・・・フリーホイーリングダイオード、２Ａ
、２Ｂ・・・ＧＴＯ１３Ａ、３Ｂ・・・ダイオード、５
Ａ、５Ｂ・・・コンデンサ、８・・・抵抗器。
例を示す回路図、第２図は第１図の実施例におけるター
ンオフ時の電圧、電流波形を示す図、第３図はＧＴＯを
用いた３相インバータ装置の従来のスナバ回路の構成を
示す図、第４図は従来のスナバ回路のターンオフ時の電
圧、電流波形を示す図である。 ＩＡ、ＩＢ・・・フリーホイーリングダイオード、２Ａ
、２Ｂ・・・ＧＴＯ１３Ａ、３Ｂ・・・ダイオード、５
Ａ、５Ｂ・・・コンデンサ、８・・・抵抗器。
Claims (1)
- １、第１、第２の半導体スイッチング素子を直列接続し
て成る電流開閉回路の各半導体スイッチング素子にそれ
ぞれ並列接続されるスナバ回路において、各半導体スイ
ッチング素子にそれぞれ並列接続されるコンデンサとダ
イオードの直列体と、これらの直列体のコンデンサとダ
イオードとの接続点の間に接続される抵抗とを備えて成
る半導体スイッチング素子のスナバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010413A JPS61170236A (ja) | 1985-01-23 | 1985-01-23 | 半導体スイツチング素子のスナバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010413A JPS61170236A (ja) | 1985-01-23 | 1985-01-23 | 半導体スイツチング素子のスナバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61170236A true JPS61170236A (ja) | 1986-07-31 |
Family
ID=11749459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60010413A Pending JPS61170236A (ja) | 1985-01-23 | 1985-01-23 | 半導体スイツチング素子のスナバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61170236A (ja) |
-
1985
- 1985-01-23 JP JP60010413A patent/JPS61170236A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745561B2 (ja) | 多レベル中性点電位固定型電力変換装置 | |
| US6597590B2 (en) | 3-Level inverter apparatus | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| US4611267A (en) | Snubber arrangements with energy recovery for power converters using self-extinguishing devices | |
| US6137703A (en) | Clamped bidirectional power switches | |
| US3379955A (en) | Apparatus for protecting the switching elements of static inverters from transient voltages | |
| US4236201A (en) | Inverter device | |
| JPS61170236A (ja) | 半導体スイツチング素子のスナバ回路 | |
| US4678932A (en) | Snubber circuit for GTO thyristor | |
| JPH05244777A (ja) | 直列多重インバータのゲート駆動回路 | |
| JP3084645B2 (ja) | インバータ装置 | |
| JPH0667176B2 (ja) | ゲートターンオフサイリスタ装置 | |
| JPH07194131A (ja) | ３レベルインバータ装置 | |
| JPS59165954A (ja) | スナバ回路 | |
| JPS62217864A (ja) | インバ−タのスナバ回路 | |
| JP2528811B2 (ja) | 電力変換装置 | |
| KR970024485A (ko) | 멀티레벨(Multi-Level) 전력변환 시스템용 스너버회로 | |
| JPH0526431B2 (ja) | ||
| JPH0242247B2 (ja) | ||
| SU813582A1 (ru) | Устройство дл защиты тиристорногоиНВЕРТОРА | |
| JPS5943827Y2 (ja) | ゲ−トタ−ンオフサイリスタの過電流保護装置 | |
| SU1173507A1 (ru) | Инвертор с защитой | |
| JPS60203016A (ja) | ゲ−トタ−ンオフサイリスタのスナバ回路 | |
| JPS6377318A (ja) | インバ−タ装置のサ−ジ吸収回路 | |
| JPH0197175A (ja) | インバータのエネルギー回収回路 |