JPS6116698Y2 - - Google Patents
Info
- Publication number
- JPS6116698Y2 JPS6116698Y2 JP1980135967U JP13596780U JPS6116698Y2 JP S6116698 Y2 JPS6116698 Y2 JP S6116698Y2 JP 1980135967 U JP1980135967 U JP 1980135967U JP 13596780 U JP13596780 U JP 13596780U JP S6116698 Y2 JPS6116698 Y2 JP S6116698Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit module
- integrated circuit
- ultra
- lid
- refrigerant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003507 refrigerant Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims 1
- 238000001816 cooling Methods 0.000 description 21
- 239000003566 sealing material Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Description
【考案の詳細な説明】
本考案は、フロン等の冷媒を用いて沸騰冷却す
る冷却装置を備えた超高集積回路モジユール体の
如き電気素子に関するものである。
る冷却装置を備えた超高集積回路モジユール体の
如き電気素子に関するものである。
従来、沸騰冷却装置を備えた超高集積回路モジ
ユール体は、第１図に示すように、複数個のLSI
２を塔載し、かつ入出力端子ピン３が装着された
超高集積回路モジユール体１を、第２図に示すよ
うに、上部に冷却フイン５を備え底部に開口部７
を有する冷却塔４に、超高集積回路モジユール体
１を封止材６を用いて冷却塔４のモジユール取付
部８と超高集積回路モジユール体１間を密封接続
し、冷却塔４中にフロン等の冷媒９を封入し、
LSI２にて発生した熱を冷媒を介して冷却フイン
５にて空冷で二次冷却し取り去る方式のものであ
つた。ところが超高集積回路モジユール体１には
若干のそりがあるため、冷却塔４に超高集積回路
モジユール体１を取り付けると、これにひずみが
発生すると同時に超高集積回路モジユール体１表
面の凹凸も原因して気密性が非常に悪く、冷媒が
もれたり冷媒中に空気が混入し冷却効率を著しく
低下させる欠点があつた。また装置稼動時には冷
却装置内の圧力は約１〜３気圧になり、この圧力
が直接超高集積回路モジユール体１に加わりスト
レスが発生する欠点があつた。
ユール体は、第１図に示すように、複数個のLSI
２を塔載し、かつ入出力端子ピン３が装着された
超高集積回路モジユール体１を、第２図に示すよ
うに、上部に冷却フイン５を備え底部に開口部７
を有する冷却塔４に、超高集積回路モジユール体
１を封止材６を用いて冷却塔４のモジユール取付
部８と超高集積回路モジユール体１間を密封接続
し、冷却塔４中にフロン等の冷媒９を封入し、
LSI２にて発生した熱を冷媒を介して冷却フイン
５にて空冷で二次冷却し取り去る方式のものであ
つた。ところが超高集積回路モジユール体１には
若干のそりがあるため、冷却塔４に超高集積回路
モジユール体１を取り付けると、これにひずみが
発生すると同時に超高集積回路モジユール体１表
面の凹凸も原因して気密性が非常に悪く、冷媒が
もれたり冷媒中に空気が混入し冷却効率を著しく
低下させる欠点があつた。また装置稼動時には冷
却装置内の圧力は約１〜３気圧になり、この圧力
が直接超高集積回路モジユール体１に加わりスト
レスが発生する欠点があつた。
本考案の目的は、上記した従来構造の欠点をな
くし、電気素子を塔載した配線板の基板にそり、
凹凸があつても冷却塔と回路モジユール間の気密
封止が保たれ冷媒のもれ、空気の混入による冷却
効果の低下のない冷却機構を備えた液体冷却電子
装置を提供するにある。
くし、電気素子を塔載した配線板の基板にそり、
凹凸があつても冷却塔と回路モジユール間の気密
封止が保たれ冷媒のもれ、空気の混入による冷却
効果の低下のない冷却機構を備えた液体冷却電子
装置を提供するにある。
本考案は、電気素子を塔載した配線板の入出力
端子ピンのピン径より多少大きい穴を端子ピンと
同数、同じ寸法間隔で同配列に設けた電気素子を
塔載した配線板より多少大きい補助板を、端子ピ
ン装着側より端子ピンと補助板の穴を位置合せし
挿入し、さらに電気素子を塔載した配線板と補助
板の間に気密封止可能な封止材を充填した。そし
て補助板の４辺の端部で冷却塔との密封接続を行
なう構造とし、配線板のそり、凹凸があつても充
填材にてこれを吸収するようにしたことを特徴と
する。
端子ピンのピン径より多少大きい穴を端子ピンと
同数、同じ寸法間隔で同配列に設けた電気素子を
塔載した配線板より多少大きい補助板を、端子ピ
ン装着側より端子ピンと補助板の穴を位置合せし
挿入し、さらに電気素子を塔載した配線板と補助
板の間に気密封止可能な封止材を充填した。そし
て補助板の４辺の端部で冷却塔との密封接続を行
なう構造とし、配線板のそり、凹凸があつても充
填材にてこれを吸収するようにしたことを特徴と
する。
以下、本考案を実施例により説明する。第３図
は本考案の一実施例を示した断面図で、超高集積
回路モジユール体１より多少大きく、かつ超高集
積回路モジユール体に立てた入出力端子ピン３が
入る程度の穴１１を端子ピン３と同配列、同間隔
で設けた補助板１０を用意し、図のごとく超高集
積回路モジユール体の端子ピン側に装着し、さら
に超高集積回路モジユール体１と補助板１０の間
に封止材６′を充填しこの間を気密封止した。な
お、入出力端子ピン３および補助板１０の材質
は、超高集積回路モジユール体１の材質すなわち
セラミツクと膨脹係数がほぼ同じのFe−Ni−Co
合金等を用いる。またガラスを成分とする封止材
６′は、ペースト状にした後補助板１０に塗布
し、超高集積回路モジユール体１にセツトした後
窒素雰囲気にてガラスの材質に応じた作業温度で
溶着する。さらにこの回路モジユール体を冷却塔
４に、補助板１０の端部と冷却塔４のモジユール
取付部８にて封止材６をはさみ密封接続する構造
とした。なお補助板１０の端部は気密封止可能な
ように精密仕上げがされている。
は本考案の一実施例を示した断面図で、超高集積
回路モジユール体１より多少大きく、かつ超高集
積回路モジユール体に立てた入出力端子ピン３が
入る程度の穴１１を端子ピン３と同配列、同間隔
で設けた補助板１０を用意し、図のごとく超高集
積回路モジユール体の端子ピン側に装着し、さら
に超高集積回路モジユール体１と補助板１０の間
に封止材６′を充填しこの間を気密封止した。な
お、入出力端子ピン３および補助板１０の材質
は、超高集積回路モジユール体１の材質すなわち
セラミツクと膨脹係数がほぼ同じのFe−Ni−Co
合金等を用いる。またガラスを成分とする封止材
６′は、ペースト状にした後補助板１０に塗布
し、超高集積回路モジユール体１にセツトした後
窒素雰囲気にてガラスの材質に応じた作業温度で
溶着する。さらにこの回路モジユール体を冷却塔
４に、補助板１０の端部と冷却塔４のモジユール
取付部８にて封止材６をはさみ密封接続する構造
とした。なお補助板１０の端部は気密封止可能な
ように精密仕上げがされている。
また第４図は第２の実施例を示したもので、第
一の実施例で示した補助板と超高集積回路モジユ
ール体との封止部分の一部を示した断面図であ
る。図のごとく補助板１０に設けた穴１１を多少
大きくして穴１１に端子ピン３挿入後封止材６′
と同材質の封止材６″を穴１１中に充填し穴の部
分で気密封止したものである。
一の実施例で示した補助板と超高集積回路モジユ
ール体との封止部分の一部を示した断面図であ
る。図のごとく補助板１０に設けた穴１１を多少
大きくして穴１１に端子ピン３挿入後封止材６′
と同材質の封止材６″を穴１１中に充填し穴の部
分で気密封止したものである。
以上のようにそり、凹凸等のある配線板の端部
にて気密接続せず精密仕上げした補助板の端部に
て気密接続する構造とした。
にて気密接続せず精密仕上げした補助板の端部に
て気密接続する構造とした。
本考案によれば、従来方式より冷却効果が約２
〜３倍向上する。
〜３倍向上する。
第１図はLSIを実装した超高集積回路モジユー
ル体の斜視図、第２図は従従来の冷却機構を備え
た超高集積回路モジユール体の断面、第３図は本
考案の超高集積回路モジユール体を示す断面図で
あり、第４図は本考案の他の補助板と回路モジユ
ール基板間の封止列を示した部分断面図である。 １……超高集積回路モジユール体、３……端子
ピン、４……冷却塔、６，６′，６″……封止材、
８……モジユール取付部、１０……補助板、１１
……穴。
ル体の斜視図、第２図は従従来の冷却機構を備え
た超高集積回路モジユール体の断面、第３図は本
考案の超高集積回路モジユール体を示す断面図で
あり、第４図は本考案の他の補助板と回路モジユ
ール基板間の封止列を示した部分断面図である。 １……超高集積回路モジユール体、３……端子
ピン、４……冷却塔、６，６′，６″……封止材、
８……モジユール取付部、１０……補助板、１１
……穴。
Claims (1)
- 冷媒、この冷媒を収容する容器、この容器の
蓋、この蓋と前記容器の封止部、前記蓋の冷媒と
直接接する面に外部と電気的に接続された状態で
取り付けられた電気素子の装着された配線板より
なる液体冷却電子装置において、前記蓋が配線板
の基板と熱膨脹係数がほぼ同じの合金よりなり、
かつ前記電気素子の装着された配線板の基板が充
填剤で蓋に取り付けられていることを特徴とする
液体冷却電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980135967U JPS6116698Y2 (ja) | 1980-09-26 | 1980-09-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980135967U JPS6116698Y2 (ja) | 1980-09-26 | 1980-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5759459U JPS5759459U (ja) | 1982-04-08 |
| JPS6116698Y2 true JPS6116698Y2 (ja) | 1986-05-22 |
Family
ID=29496109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980135967U Expired JPS6116698Y2 (ja) | 1980-09-26 | 1980-09-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116698Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2662991B2 (ja) * | 1988-07-29 | 1997-10-15 | イビデン株式会社 | 混成集積回路パッケージ |
-
1980
- 1980-09-26 JP JP1980135967U patent/JPS6116698Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5759459U (ja) | 1982-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444909A (en) | Method of making a drop-in heat sink | |
| IT1280673B1 (it) | Modulo di dispositivi a semiconduttori di alta potenza con bassa resistenza termica e metodo di fabbricazione semplificato | |
| US5403973A (en) | Custom conformal heat sinking device for electronic circuit cards and methods of making the same | |
| JP3764687B2 (ja) | 電力半導体装置及びその製造方法 | |
| CN211719597U (zh) | 一种具有释热防短路结构的贴片式二极管 | |
| US20050104164A1 (en) | EMI shielded integrated circuit packaging apparatus method and system | |
| JPS6116698Y2 (ja) | ||
| JP4885425B2 (ja) | 半導体素子収納パッケージ | |
| JPH0773117B2 (ja) | 半導体パッケ−ジ | |
| GB2060268A (en) | Hybrid circuit package | |
| CN110676236B (zh) | 一种厚膜功率混合集成电路 | |
| JPH1050877A (ja) | 半導体パッケージ | |
| JP2011171656A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2593867Y2 (ja) | 複合半導体装置 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| CN217387136U (zh) | 倒装芯片封装盖和倒装芯片封装盒 | |
| JPS6373694A (ja) | 電子回路基板 | |
| JP2816496B2 (ja) | 電子部品搭載用基板 | |
| CN219626647U (zh) | 一种dfn封装密闭结构 | |
| CN214672580U (zh) | 集成晶闸管模块的新型封装结构 | |
| JPS61145851A (ja) | 半導体モジユ−ル | |
| JPS6240456Y2 (ja) | ||
| CN113889441A (zh) | 一种封装结构 | |
| JPH0749800Y2 (ja) | 半導体パッケージ用密閉型容器 | |
| JPS63169749A (ja) | 半導体装置 |