JPS61166024A - 微細パタ−ンの形成法 - Google Patents

微細パタ−ンの形成法

Info

Publication number
JPS61166024A
JPS61166024A JP702585A JP702585A JPS61166024A JP S61166024 A JPS61166024 A JP S61166024A JP 702585 A JP702585 A JP 702585A JP 702585 A JP702585 A JP 702585A JP S61166024 A JPS61166024 A JP S61166024A
Authority
JP
Japan
Prior art keywords
film
pattern
resist
gas
developing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP702585A
Other languages
English (en)
Inventor
Teruo Shibano
芝野 照夫
Hiroaki Morimoto
森本 博明
Masahiro Shimizu
雅裕 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP702585A priority Critical patent/JPS61166024A/ja
Publication of JPS61166024A publication Critical patent/JPS61166024A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置等の製造に必要な微細パターン
の形成に関し、特にその形成法に関するものである。
〔従来の技術〕
第2図は従来の二層レジスト構造を用いた微細パターン
形成法を工程順に示している。図において、1は可視光
線あるいは電子ビーム、2は珪素を含有した感光性樹脂
膜(以下上層レジストと称す)、3は厚い樹脂膜(以下
下層レジストと称す)、4は下地膜、5は現像液である
次に工程順に微細パターンの形成法について説明する。
まず、上層レジスト2に光露光法あるいは電子ビーム露
光法を用いてパターンの描画を行なう(第2図(a)参
照)。次に現像液5によりパターンの現像を行ない(第
2図(b)参照)、最後にこの現像されたパターンをマ
スクとして下層レジスト3のエツチングを行ない、所望
の厚い樹脂膜3のパターンを得る(第2図(C)参照)
〔発明が解決しようとする問題点〕
このように従来の二層レジスト法においては、上層レジ
ストの現像は現像液による湿式現像法に頼らざるを得す
、現像特性の安定化が困難であり、又下層レジストエツ
チングにおいて上層レジストのマスクとしての耐性も十
分ではない等の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、上層レジストに相当する膜の現像特性を安定
化できるとともに、下層レジストエツチングにおけるマ
スクとしての耐性も向上できる微細パターンの形成法を
得ることを目的とするものである。
〔問題点を解決するための手段〕
この発明に係る微細パターンの形成法は、二層構造の上
層のレジストに回転塗布可能なガラス膜(Spin O
n Glass  :以下S、O0G、膜と称呼す)を
用い、このS、O,G、膜にビームを用いてパターンを
直接描画し、これをガスプラズマにより現像し、そのの
ちs、o、G、 膜をマスクとして下層のレジスト膜を
エツチングするようにしたものである。
〔作用〕
この発明においては、上層レジストにS、O。
G、膜を用いへこれをパターン描画するようにしたから
、ビームによる直接描画ができ、またビームのエネルギ
によりS、O,G、膜の膜質が変化するから、該S、O
,G、膜を上記パターン描画ののちガスプラズマを用い
て現像でき、さらに下層レジストのエツチングにおける
耐性も向上できる。
〔実施例〕
以下、この発明の実施例を図について説明する。
第1図はこの発明の一実施例による微細パターンの形成
法を工程順に示している。第1図において、第2図と同
一符号は同−又は相当部分を示し、6は酸素イオンの集
束イオンビーム、7は上層レジストとして用いられたS
、O,G、膜、8は四フフ化炭素ガスあるいはこれと酸
素ガスとの混合ガスのガスプラズマである。
以下、工程順に微細パターンの形成法を説明する。
まず、集束イオンビーム6によりS。0.G。
y47にパターン描画を行ない(第1図(a)参照)、
次に、ガスプラズマ8によりS、O,G、膜7の現像を
行なう(第1図(b)参照)。最後に、現像されたS、
O,G。膜7をマスクとして下層レジスト膜3のエツチ
ングを行ない、所望の厚い樹脂膜のパターンを得る(第
1図(e)参照)。
このように本実施例の方法によれば、上層レジストにS
。0゜G、膜を用いて該レジストのパターン描画をした
ので、集束イオンビームによりレジストパターンを直接
描画でき、また該ビームのエネルギによりS、O,C,
膜の膜質が変化してガスプラズマに対する耐性が向上す
るので、ガスプラズマによる乾式現像法を用いて上層レ
ジストパターンを現像でき、しかもその現像特性を安定
化できる。さらに該パターンの下層レジストエツチング
におけるマスクとしての耐性も向上する。
なお、上記実施例ではS、 O,G、 NIAへのパタ
ーン描画に集束イオンビームを用いたが、これに限らず
、S、O,G、膜を変質させガスプラズマ耐性を向上さ
せるものであれば、例えばレーザ光線や電子ビームであ
ってもよい。
〔発明の効果〕
以上のように、この発明に係る微細パターンの形成法に
よれば、上層レジストにS、O,G、膜を用いたので、
ビームによる直接パターン描画が可能であり、又これを
ガスプラズマにより現像でき、現像特性を安定化できる
効果がある。さらに、下層レジストのエツチングにおけ
る耐性も向上できる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例による微細パターンの形成
法を工程順に示す断面図、第2図は従来法を工程順に示
す断面図である。 3・・・下層レジスト、6・・・集束イオンビーム、7
・・・S、O,C,膜、8・・・ガスプラズマ。 なお図中同一符号は同−又は相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. (1)二層レジスト構造を用いた微細パターンの形成法
    において、上層レジストに回転塗布可能なガラス膜を用
    い、このガラス膜にビームを用いてパターンを直接描画
    し、このパターン描画されたガラス膜をガスプラズマに
    より現像し、そののち上層レジストのパターンを介して
    下層レジストをエッチングすることを特徴とする微細パ
    ターンの形成法。
  2. (2)上記ビームは酸素イオンの集束イオンビームであ
    ることを特徴とする特許請求の範囲第1項記載の微細パ
    ターンの形成法。
  3. (3)上記ガスプラズマは四フッ化炭素ガスあるいはこ
    れと酸素ガスとの混合ガスであり、これによる乾式現像
    を行なうことを特徴とする特許請求の範囲第1項記載の
    微細パターンの形成法。
JP702585A 1985-01-17 1985-01-17 微細パタ−ンの形成法 Pending JPS61166024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP702585A JPS61166024A (ja) 1985-01-17 1985-01-17 微細パタ−ンの形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP702585A JPS61166024A (ja) 1985-01-17 1985-01-17 微細パタ−ンの形成法

Publications (1)

Publication Number Publication Date
JPS61166024A true JPS61166024A (ja) 1986-07-26

Family

ID=11654497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP702585A Pending JPS61166024A (ja) 1985-01-17 1985-01-17 微細パタ−ンの形成法

Country Status (1)

Country Link
JP (1) JPS61166024A (ja)

Similar Documents

Publication Publication Date Title
JPH05343308A (ja) 半導体装置の製造方法
JPH0210362A (ja) 微細パターン形成方法
JPH1197328A (ja) レジストパターンの形成方法
JPS61166024A (ja) 微細パタ−ンの形成法
JPS5925308B2 (ja) 磁気バブルメモリ素子及びその製造方法
JPS61166025A (ja) 微細パタ−ンの形成法
JPH04176123A (ja) 半導体装置の製造方法
JPS59141228A (ja) 微細パタ−ン形成方法
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
JPS60208834A (ja) パタ−ン形成方法
JPS61294821A (ja) 微細パタン形成法
JPS60200253A (ja) パタ−ン形成方法
JPS5892223A (ja) レジストパタ−ン形成方法
JPS6047419A (ja) 多層レベルパタ−ンニング法
JPH0822113A (ja) 位相シフトマスクの作製方法
JPH0513325A (ja) パターン形成方法
JPH0685070B2 (ja) レジストパターンの現像方法
JPS61121332A (ja) パタ−ン形成方法
JPS58153334A (ja) クロム系膜のドライエツチング法
JPH02103054A (ja) パターン形成方法
JPS59232418A (ja) 微細パタ−ン形成法
JPH02231705A (ja) 現像法
JPS59121841A (ja) パタ−ン形成方法
JPH06188228A (ja) レジストパターンの形成方法
JPS59107517A (ja) パタ−ンの形成方法