JPS61165881A - 高速センスアンプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導集積回路のうち、ダミーセルを用いた、
差動方式センスアンプ回路に関するものである。

従来の技術 近年、不揮発性メモリのセンスアンプ回路として高速性
およびプロセス変動に対する耐性から、ダミーセルを用
いた、差動アンプ方式が主流となっている。第２図は、
その従来例を示すものであり、１はメモリセルを示し、
２はメモリセルが選ばれたときＫ、しきい値電圧の大小
により、電流が流れたか流れないかを電圧の変化として
読みとる電流・電圧（ＩＶ）の変換回路である。一方、
５は本来のメモリセルと同様に作られたダミーセルであ
り、４は２とほぼ同様の回路形式をとった変換回路で゛
ある。ダミーセルのゲートは定を圧に固定され、ノード
７は、比較電圧として一定の電圧を差動アンプ３に供給
している。以上のように構成されたセンスアンプは、１
のメモリセルが選択されたとき、電流が流れたか流れな
いかで、ノード６の電圧を、比較電圧ノード７の電圧の
上下に設定することにより、出力は、°１″“０″と決
めることが出来、メモリセルのデータを読み出し、出力
回路へ送り出す訳である。　　　゛発明が解決しようと
する問題点 しかし、従来例の構成では、差動アンプの比較電位側を
定電°圧とするため、さらに高速センスをすることは困
難であり、メモリセル１の微小電流変化を読み出すため
、ノイズに弱くなる欠点も有していた。

本発明は上記従来例の欠点を解消するもので、安定な、
より高速のセンスアンプ回路を提供するものである。

問題点を解決するための手段 本発明は、従来例のアンプに対して、さらにダミーセル
のゲートに本体メモリセルの電流電圧変換回路からの信
号と印加する構成をとったものである。

作　　用 ＩＶ変換回路およびｖＲＥＦ回路から差動アンプへの入
力６および７の信号の位相を逆にすることにより安定で
かつ高速なセンスアンプ動作ができるものである。

実施例 第１図に本発明の一実施例を示す。メモリセル１に接続
した電流電圧（ＩＶ）変換回路２の出力６および、ダミ
ーセル６に接続したｖＲＥＦ回路４の出カフを、出力回
路を有する差動アンプ３に入力接続し、且っＩＶ変換回
路の出力８を、ダミーセル５のコントロールゲートに接
続する構成である。

メモリセル１が選択された場合、メモリセルの状態によ
り、電流が流れたり、流れなかったりするがそのときの
状態を電圧変化として、ノード６に与える。そのときの
位相は、一般的には、流れた場合は低電圧、流れなかっ
た場合は高電圧となる。その際、その電流電圧変換回路
６の信号をダミーセル６のゲートに入力することにより
、ノード７の電位は、電流電圧変換回路６と逆の動きを
させることができる。以上の動作により、差動アンプ３
の入力はそれぞれ逆位相で動くことにより、出力の“１
”０”の判定は、従来例と同様なものとなるが、より微
小な変化で出力が変化すると同時に安定動作を行なうこ
とができるようになる。

発明の効果 本発明は、ダミーセルのゲート電圧に、本体セルの電圧
変化信号を与えることにより、高速でかつ安定なセンス
動作をすることができるという優れた、センスアンプ回
路を実現できるものである。

【図面の簡単な説明】

第１図は本発明の高速センスアンプ回路の図、第２図は
従来例のセンスアンプ回路の図である。 １・・・・・・メモリセル、２・・・・・・Ｉ−Ｖ変換
回路、３・・・・・・差動アンプ、４・・・・・・ｖＲ
ＥＦ回路、６・・・・・・ダミー　セル。 代理人の氏名　弁理士　中　尾　敏　男　ほか１基筒　
１　図 エカ！回路へ エカｒ５賂へ

Claims (1)

【特許請求の範囲】
1. 　ダミーセルを用いた差動アンプ方式のセンスアンプ回
   路を具備し、且つメモリセルのデータラインの電流変化
   量を前記ダミーセルの制御信号として入力接続したこと
   を特徴とする高速センスアンプ回路。