JPS61164354A - タイミングパルスの位相選択回路 - Google Patents
タイミングパルスの位相選択回路Info
- Publication number
- JPS61164354A JPS61164354A JP60006244A JP624485A JPS61164354A JP S61164354 A JPS61164354 A JP S61164354A JP 60006244 A JP60006244 A JP 60006244A JP 624485 A JP624485 A JP 624485A JP S61164354 A JPS61164354 A JP S61164354A
- Authority
- JP
- Japan
- Prior art keywords
- data
- timing pulse
- pulse
- timing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ通信に使用するタイミングパルスの位
相選択（−関するものである。
相選択（−関するものである。
第３図は従来のタイミングパルスの位相選択回路を示す
図で、＋１１はデータ識別器で、（２１は反転素子、１
３＋はタイミングパルス位相選択スイッチである。なお
、このような回路を記載した文献は発明者等が調べた範
囲内では見当らなかった。
図で、＋１１はデータ識別器で、（２１は反転素子、１
３＋はタイミングパルス位相選択スイッチである。なお
、このような回路を記載した文献は発明者等が調べた範
囲内では見当らなかった。
次に動作について第４図（；従がい説明する。データ識
別器（１）に入力されたデータパルスは入力タイミング
パルスの′Ｏ″から１″への立上が９時にデータが識別
され、出力される。この時入力データの識別不確定領域
でタイミングパルスの立上がりが生じている場合、デー
タ識別器（１１の出力は正しいデータが出力されない。
別器（１）に入力されたデータパルスは入力タイミング
パルスの′Ｏ″から１″への立上が９時にデータが識別
され、出力される。この時入力データの識別不確定領域
でタイミングパルスの立上がりが生じている場合、デー
タ識別器（１１の出力は正しいデータが出力されない。
その為選択スイッチ（３）ｆ二よって反転ゲート（２１
を通過した反転タイミングパルスを選択しデータ識別器
（１１に入力すること（：より、正しいデータを出力す
る。
を通過した反転タイミングパルスを選択しデータ識別器
（１１に入力すること（：より、正しいデータを出力す
る。
従来の位相選択回路は以上のように構成されているので
、自動的にタイミング位相を選択することはできず、正
しいデータが出力されない場合に手動で選択スイッチ（
３）を切替えてやる必要があった。
、自動的にタイミング位相を選択することはできず、正
しいデータが出力されない場合に手動で選択スイッチ（
３）を切替えてやる必要があった。
この発明は上記のような問題点を解消するためになされ
たもので、データパルスとタイミングパルスの位相関係
の変化ζ：対応して自動的に正しいデータを識別できる
タイミングパルスを選択してデータ識別器１１１に入力
する回路を得ることを目的とする。
たもので、データパルスとタイミングパルスの位相関係
の変化ζ：対応して自動的に正しいデータを識別できる
タイミングパルスを選択してデータ識別器１１１に入力
する回路を得ることを目的とする。
この発明（：係るタイミングパルスの自動位相選択回路
は、それぞれに位相の異なる３種類のタイミングパルス
を作り、それぞれを３個のデータ識別器に入力して入力
データパルスを識別し、それぞれの識別器の出力データ
を比較して、データの不一致がある場合にはゲート回路
によって切り離し、データの符号誤りを生じさせない位
相のタイミングパルスを選択するようＣしたものである
。
は、それぞれに位相の異なる３種類のタイミングパルス
を作り、それぞれを３個のデータ識別器に入力して入力
データパルスを識別し、それぞれの識別器の出力データ
を比較して、データの不一致がある場合にはゲート回路
によって切り離し、データの符号誤りを生じさせない位
相のタイミングパルスを選択するようＣしたものである
。
この発明におけるタイミングパルスの自動位相選択回路
は、ゲート回路の組合わせにより、機械的なスイッチン
グを行なわず、データ識別誤りを起こさない位相のタイ
ミングパルスを自動的に選択する。
は、ゲート回路の組合わせにより、機械的なスイッチン
グを行なわず、データ識別誤りを起こさない位相のタイ
ミングパルスを自動的に選択する。
以下、この発明の一実施例を図について説明する。第１
図において、（ｌａ） 、（ｌｂ） 、 （ｌｃ） 、
（ｌｄ）はデータ識別器、（７ａ） 、 （７ｂ） 、
（７ｃ）はタイミングパルスを遅延させる為に用いた
非反転素子、（８ａ） 。
図において、（ｌａ） 、（ｌｂ） 、 （ｌｃ） 、
（ｌｄ）はデータ識別器、（７ａ） 、 （７ｂ） 、
（７ｃ）はタイミングパルスを遅延させる為に用いた
非反転素子、（８ａ） 。
（８ｂ）、 （８ｃ）はデータ識別器出力比較用の排他
的論理和回路、（８ｄ）はタイミングパルスを反転ある
いは非反転とする排他的論理和回路、（９ａ） 、 （
９ｂ） 。
的論理和回路、（８ｄ）はタイミングパルスを反転ある
いは非反転とする排他的論理和回路、（９ａ） 、 （
９ｂ） 。
（９ｃ）はデータネ一致信号を一定時間保持する単安定
マルチバイブレータ、（１０ａ） 、 （１０ｂ） 、
（ＩＯＣ）は各位相のタイミングパルスの出力を制
御するＡＮＤゲート、（１０ｄ ）はデータパルス遅延
用に用いたＡＮＤゲート、（ｌｌａ）はＡＮＤゲートか
ら出力されたタイミングパルスを合成するＯＲゲート、
（ｌｌｂ）はデータパルス遅延用（：用いたＯＲゲート
、住りは３回路全てでデータパルス不一致となった事を
検出するＮＯＲゲート、（１国はａりのＮＯＲゲートの
出力によって目出力が反転する２分周器、（１４ａ）
、 （１４ｂ） 、 （１４Ｃ）はデータパルス一致状
態（二おいて（８ａ） 、 （８ｂ） 、 （８ｃ）
の排他的論理和回路で発生するヒ、ゲ状のパルス（：よ
って（９ａ） 、（９１）） 、 （愼）の単安定マル
チバイブレータが駆動する事を防ぐために挿入した積分
器である。
マルチバイブレータ、（１０ａ） 、 （１０ｂ） 、
（ＩＯＣ）は各位相のタイミングパルスの出力を制
御するＡＮＤゲート、（１０ｄ ）はデータパルス遅延
用に用いたＡＮＤゲート、（ｌｌａ）はＡＮＤゲートか
ら出力されたタイミングパルスを合成するＯＲゲート、
（ｌｌｂ）はデータパルス遅延用（：用いたＯＲゲート
、住りは３回路全てでデータパルス不一致となった事を
検出するＮＯＲゲート、（１国はａりのＮＯＲゲートの
出力によって目出力が反転する２分周器、（１４ａ）
、 （１４ｂ） 、 （１４Ｃ）はデータパルス一致状
態（二おいて（８ａ） 、 （８ｂ） 、 （８ｃ）
の排他的論理和回路で発生するヒ、ゲ状のパルス（：よ
って（９ａ） 、（９１）） 、 （愼）の単安定マル
チバイブレータが駆動する事を防ぐために挿入した積分
器である。
入力されたデータパルスはデータ識別器（ｌａ） 、
（１ｂ）、（１ｃ）へ接続され、非反転素子（７ａ）
、 （７ｂ） 。
（１ｂ）、（１ｃ）へ接続され、非反転素子（７ａ）
、 （７ｂ） 。
（７ｃ）によって位相差のつけられたタイミングパルス
のタイミングで識別され、データ識別器（１ａ）の出力
とデータ出力器（１ｂ）の出力が排他的論理和回路（以
下ＥＸ −ＯＲと呼ぶ）、（＆Ｌ）で比較、又データ識
別器（１ｂ）の出力とデータ識別器（ＩＣ）の出力がＥ
Ｘ −０，Ｒ（３ｂ）で比較、又データ識別器（１０）
の出力とデータ識別器（１ａ）の出力がＥＸ −ＯＲ（
８ｃ）で比較され、符号不一致の場合後に接続されてい
る単安定マルチバイブレータ（以下１−５ＨＯＴと呼ぶ
） （９ａ） 、（９ｂ） 、（９ｃ）を駆動（Ｌにす
る）させ、さら（：後（：接続されているＡＮＤゲート
を閉じて、データ識別を誤るタイミングパルスの出力を
止めている。ＡＮＤゲート（１０ａ） 、 （１０１
）） 、 （１００）の出力はＯＲゲート（ｌｌａ）で
合成（たし算）され外部へ送出されると同時に再度デー
タ識別器（Ｉｄ）にタイミングパルスとして接続され、
データを識別してデータとタイミングパルスとの位相を
合せて出力している。
のタイミングで識別され、データ識別器（１ａ）の出力
とデータ出力器（１ｂ）の出力が排他的論理和回路（以
下ＥＸ −ＯＲと呼ぶ）、（＆Ｌ）で比較、又データ識
別器（１ｂ）の出力とデータ識別器（ＩＣ）の出力がＥ
Ｘ −０，Ｒ（３ｂ）で比較、又データ識別器（１０）
の出力とデータ識別器（１ａ）の出力がＥＸ −ＯＲ（
８ｃ）で比較され、符号不一致の場合後に接続されてい
る単安定マルチバイブレータ（以下１−５ＨＯＴと呼ぶ
） （９ａ） 、（９ｂ） 、（９ｃ）を駆動（Ｌにす
る）させ、さら（：後（：接続されているＡＮＤゲート
を閉じて、データ識別を誤るタイミングパルスの出力を
止めている。ＡＮＤゲート（１０ａ） 、 （１０１
）） 、 （１００）の出力はＯＲゲート（ｌｌａ）で
合成（たし算）され外部へ送出されると同時に再度デー
タ識別器（Ｉｄ）にタイミングパルスとして接続され、
データを識別してデータとタイミングパルスとの位相を
合せて出力している。
データパルスとタイミングパルスの位相関係が第２図に
示す様な関係にある場合ＥＸ −ＯＲ（ｓａ）。
示す様な関係にある場合ＥＸ −ＯＲ（ｓａ）。
（８ｔ）） 、 （８０）の出力は全て不一致となる為
、ｌ ５ＨＯＴ （９ａ） 、 （９ｂ） 、 （９ｃ
）を全て駆動させＡＮＤゲート（１０ａ） 、 （１
０ｂ） 、 （１０ｃ） （７）出力を全て止メチシ
マうためタイミングパルスが出て行かなくなる。
、ｌ ５ＨＯＴ （９ａ） 、 （９ｂ） 、 （９ｃ
）を全て駆動させＡＮＤゲート（１０ａ） 、 （１
０ｂ） 、 （１０ｃ） （７）出力を全て止メチシ
マうためタイミングパルスが出て行かなくなる。
このためＩ ５ＨＯＴ （９ａ） 、 （９ｂ） 、
（９ｃ）の出力をＮ。
（９ｃ）の出力をＮ。
Ｒゲート（１′ＩＪで合成し、Ｉ ５ＨＯＴ （ｌａ）
、 （ｌｂ） 、 （ｌｃ）が全て駆動した場合（二
２分周回路Ｑ３を反転させ、すなわちＥＸ −ＯＲ（３
ｄ）の１人力を反転させること１：より、タイミングパ
ルスを反転させｇｘ −。
、 （ｌｂ） 、 （ｌｃ）が全て駆動した場合（二
２分周回路Ｑ３を反転させ、すなわちＥＸ −ＯＲ（３
ｄ）の１人力を反転させること１：より、タイミングパ
ルスを反転させｇｘ −。
Ｒ（８ａ） 、 （８ｂ） 、 （８ｃ）の出力が全て
不一致となり、タイミングパルスを外部へ出せない状態
になることを防止している。図中の時間も１以降（＝こ
のような動作が行なわれる。
不一致となり、タイミングパルスを外部へ出せない状態
になることを防止している。図中の時間も１以降（＝こ
のような動作が行なわれる。
（１４ａ） 、（１４ｂ） 、 （１４ｃ）はＥＸ−Ｏ
Ｒ出力に通常状態でも表われるヒゲ状のパルスをなまら
せ、ｌ５ＨＯＴ （９ａ） −（９ｂ） 、 （９ｃ）
を駆動させない様（：する積分器である。
Ｒ出力に通常状態でも表われるヒゲ状のパルスをなまら
せ、ｌ５ＨＯＴ （９ａ） −（９ｂ） 、 （９ｃ）
を駆動させない様（：する積分器である。
なお、上記実施例ではタイミングパルスの遅延用に非反
転素子を用いたが、非反転素子の代用として遅延素子を
用いてもよい。又、単安定マルチバイブレータの駆動時
間は取り扱うデータパルスの性質により異なる為特に規
定はしていない。
転素子を用いたが、非反転素子の代用として遅延素子を
用いてもよい。又、単安定マルチバイブレータの駆動時
間は取り扱うデータパルスの性質により異なる為特に規
定はしていない。
以上のようにこの発明Ｃ：よれば、タイミングパルスの
位相を自動的に選択する様にした為、データパルスとタ
イミングパルスが、いかなる位相関係で入力されても正
しくデータを識別する回路が構成できる。
位相を自動的に選択する様にした為、データパルスとタ
イミングパルスが、いかなる位相関係で入力されても正
しくデータを識別する回路が構成できる。
第１図はこの発明に係るタイミングパルスの位相選択回
路の一実施例（：よる回路図、第２図は第１図の実施例
によるタイミング図、第３図法従来のタイミングパルス
の位相選択回路、第４図は従来のタイミングパルス位相
選択回路のタイミング図である。 図において、（ｌａ） 、 （ｌｂ） 、 （ｌｃ）
、 （ｌｄ）はデータ識別器、（２１は反転素子、１：
（＋ ＋１タイミングパルス位相選択スイッチ、（７ａ
） 、 （７ｂ） 、 （７ｃ）は非反転素子、＜８ａ
＞ 、 （８ｂ） 、 （８ｃ） 、 （８１））は排
他的論理和回路、（９ａ） 、 （９ｂ） 、 （９ｃ
）は単安定マルチバイブレータ、（１０ａ） 、 （１
０１：＋） 、 （１０ｃ） 、 （１０ｄ）ハＡ Ｎ
Ｄ／７’−）（ｌｌａ） 、 （ｌｌｂ）はＯＲゲ
ート、（１３はＮＯＲゲート、（１３は２分周器、（１
４ａ） 、 （１４ｔ）） 、 （１４ｃ）は積分器で
ある。 なお、図中同一符号は同一、又は相当部分を示す。
路の一実施例（：よる回路図、第２図は第１図の実施例
によるタイミング図、第３図法従来のタイミングパルス
の位相選択回路、第４図は従来のタイミングパルス位相
選択回路のタイミング図である。 図において、（ｌａ） 、 （ｌｂ） 、 （ｌｃ）
、 （ｌｄ）はデータ識別器、（２１は反転素子、１：
（＋ ＋１タイミングパルス位相選択スイッチ、（７ａ
） 、 （７ｂ） 、 （７ｃ）は非反転素子、＜８ａ
＞ 、 （８ｂ） 、 （８ｃ） 、 （８１））は排
他的論理和回路、（９ａ） 、 （９ｂ） 、 （９ｃ
）は単安定マルチバイブレータ、（１０ａ） 、 （１
０１：＋） 、 （１０ｃ） 、 （１０ｄ）ハＡ Ｎ
Ｄ／７’−）（ｌｌａ） 、 （ｌｌｂ）はＯＲゲ
ート、（１３はＮＯＲゲート、（１３は２分周器、（１
４ａ） 、 （１４ｔ）） 、 （１４ｃ）は積分器で
ある。 なお、図中同一符号は同一、又は相当部分を示す。
Claims (1)
- 位相関係が不確定なデータパルスとタイミングパルスが
入力されデータパルスを識別する回路において、識別不
確定領域と識別タイミングが一致する場合には自動的に
前記タイミングパルスの位相をずらしてデータパルスの
識別誤りを防ぐようにしたことを特徴とするタイミング
パルスの位相選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006244A JPS61164354A (ja) | 1985-01-16 | 1985-01-16 | タイミングパルスの位相選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006244A JPS61164354A (ja) | 1985-01-16 | 1985-01-16 | タイミングパルスの位相選択回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61164354A true JPS61164354A (ja) | 1986-07-25 |
Family
ID=11633084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60006244A Pending JPS61164354A (ja) | 1985-01-16 | 1985-01-16 | タイミングパルスの位相選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61164354A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126587A (en) * | 1990-03-26 | 1992-06-30 | Siemens Aktiengesellschaft | Synchronization circuit configuration |
-
1985
- 1985-01-16 JP JP60006244A patent/JPS61164354A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126587A (en) * | 1990-03-26 | 1992-06-30 | Siemens Aktiengesellschaft | Synchronization circuit configuration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03191633A (ja) | データ転送方式 | |
| JPS61164354A (ja) | タイミングパルスの位相選択回路 | |
| JPS63316962A (ja) | 燃料噴射制御装置用のデータ通信制御装置 | |
| JPS5818629B2 (ja) | シユウハスウノ デイジタルヘンカンソウチ | |
| JPS63253220A (ja) | 回転角計測装置 | |
| JPS6135041A (ja) | デイジタル信号伝送装置 | |
| JPS61253918A (ja) | 論理回路 | |
| JPS5922466A (ja) | バイ・フエ−ズ・デジタル変調信号の復調方法 | |
| JPS62290247A (ja) | 極性補正回路 | |
| SU1520516A1 (ru) | Устройство дл диагностировани дискретных блоков | |
| JPH03256298A (ja) | ラッチ回路 | |
| JPS6051354A (ja) | バイポ−ラ符号復号回路 | |
| US6252913B1 (en) | Method of transmitting a frequency-modulated asynchronous NRZ signal | |
| JPS59144248A (ja) | Ｃｍｉ符号復号化回路 | |
| US4874994A (en) | Control circuit for a controller for use with a controlled element | |
| JPH01122214A (ja) | パルス幅データ復調回路 | |
| JPS63113869A (ja) | 信号誤り検出方式 | |
| JPH05160738A (ja) | Ｃｍｉ復号方式 | |
| JPS62206950A (ja) | 同期位相検波回路 | |
| JPH01252049A (ja) | 非同期データ伝送方式 | |
| JPS62151934A (ja) | 情報処理装置 | |
| JPH011322A (ja) | 遅延回路 | |
| JPH04339412A (ja) | 位相比較回路 | |
| JPH0191534A (ja) | Ｐｗｍ／ｎｒｚ変換回路 | |
| JPS6372237A (ja) | 位相同期発振器 |