JPS61163388A - 電子楽器における振幅制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子楽器における振幅制御装置に係り、特に電
子楽器において所望のエンベロープの波形を、ディジタ
ル信号処理によって生成する振幅制御装置に関する。

従来の技術 近年の半導体技術、集積回路技術、マイクロコンピュー
タを使用した応用技術の急速な進歩発展に伴い、電、子
楽器の各回路部もディジタル信号処理を行な−うちのが
増えてきた。かかる電子楽器において、所望のエンベロ
ープを楽音信号に与える振幅制御装置は、従来よりディ
ジタル楽音信号と所望のアナログエンベロープ波形を情
報内容とするディジタル信号（ディジタルエンベロープ
信号）とを夫々乗算回路により乗算し、これにより得ら
れた乗算信号をＤＡ変換器へ供給する構成であった。

発明が解決しようとする問題点 しかるに、上記の従来の振幅制御装置は、例えば第２図
に一点鎖線工で示す如きエンベロープ情報を有するディ
ジタルエンベロープ信号とディジタル楽音信号とを夫々
単に乗算するだけであったので、その乗算信号をＤＡ変
換器を通して得た楽音信号波形は、第２図に破線■で示
す如くになり、エンベロープ信号Ｉの段階的なレベル変
化位置で、同図にａｌ＊ａ２で示す如く不連続的に変化
してしまい、それが例えば「コツ、コツ」と聴えるよう
なノイズとなってしまうという問題点があった。

かかる問題点を解決するには、ディジタル楽音信号及び
ディジタルエンベロープ信号のビット数を増大すればよ
いが、これは乗算回路としてビット数の大なる高価な回
路を必要とし、また回路構成上ビット数の制約もあり、
しかもメモリ回路にも大記憶容量の高価な回路を必要と
する等の問題点があった。

そこで、本発明はエンベロープ信号周波数が楽音信号周
波数に比しかなり低いことに鑑み、楽音信号のゼロクロ
スのタイミングでレベル変化させたエンベロープ信号と
ディジタル楽音信号とを夫々乗算することにより、上記
の諸問題点を解決した電子楽器における振幅制御装置を
提供することを目的とする。

問題点を解決するための手段 本発明は検出回路によりディジタル楽音信号のゼロクロ
スを示すデータを検出して得た信号により、エンベロー
プを定めるディジタルエンベロープ信号をラッチ回路に
おいてラッチする。このラッチ回路の出力ディジタル信
号は乗算回路に供給され、ここで上記のディジタル楽音
信号と乗算されて出力される。

作用 上記乗算回路の出力ディジタル信号をＤＡ変換して得た
アナログ信号は、上記ディジタル楽音信号をＤＡ変換し
たときの楽音信号で、かつ、その振幅が上記ラッチ回路
の出力ディジタル信号をＤＡ変換して得たアナログエン
ベロープ信号に従って振幅制御された信号となる。ここ
で、上記アナログエンベロープ信号の段階的なレベル変
化位置は、上記楽音信号のゼロクロス位置に常に対応し
たものとなる。以下、本発明の一実施例について図面と
共に説明する。

実施例 第１図は本発明装置の一実施例のブロック系統図を示す
。同図中、入力端子１１〜１ｎに入来したｎビットのデ
ィジタル楽音信号は乗算回路２に供給される一方、ゼロ
クロス検出回路３に供給される。ゼロクロス検出回路３
は時々刻々と入来するｎビットのディジタル楽音信号の
データ値が、ゼロクロス（センターレベル）を示す所定
の値となった時これを検出する検出回路で、その検出時
点で検出信号を出力する。他方、入力端子４１〜４ｇ＋
に入来した一ビットのディジタルエンベロープ信号はラ
ッチ回路５に供給される。上記ディジタルエンベロープ
信号は楽音信号のエンベロープ　。

を定めるためのディジタル信号であり、アナログエンベ
ロープ信号を標本化後量子化して得られたｍビットのデ
ィジタル信号であるから、それをディジタル−アナログ
変換（ＤＡ変換）して得られるアナログエンベロープ信
号のレベル変化は必ず段階的になる。いま−例として、
このディジタルエンベロープ信号は、第２図に一点鎖線
工で示す如きエンベロープ情報を有しているものとする
。

ラッチ回路５はゼロクロス検出回路３より検出信号をラ
ッチパルスとして印加され、検出信号入来時にのみ入力
端子４１〜４−よりの−ビットの一ディジ々ルエンベロ
ープ信号をラッチし、それを乗算回路２へ出力する。従
って、ラッチ回路５の出力ｌビットディジタルエンベロ
ーブ信号は、前記入力ディジタル楽音信号のゼロクロス
データが第２図に黒丸で示す時点毎に入来するものとす
ると、同図に二点鎖線■で示す如く、そのエンベロープ
情報の段階的レベル変化位置は常にゼロクロスデータ入
来時点と一致したものとなる。

乗算回路２はこのラッチ回路５より取り出された一ビッ
トのディジタルエンベロープ信号と、入力端子１１〜１
ｎより入来したｎビットのディジタル楽音信号とを夫々
乗算し、得られた　ｉビットの乗算信号を出力端子６１
〜６１へ振幅制御されたディジタル楽音信号として出力
する。この出力乗°算信号をＤＡ変換して得られるアナ
ログ信号は、第２図に実線■で示す如く、ｎビットのデ
ィジタル楽音信号をＯＡ変換して得られたアナログ楽音
信号の振幅が、ラッチ回路５の出力ディジタルエンベロ
ープ信号をＤＡ変換して得゛られたアナログエンベロー
プ信号（第２図に二点鎖線■で示す）により制御された
波形のアナログ楽音信号となり、上記アナログエンベロ
ープ信号のレベル変化位置は常にアナログ楽音信号のゼ
ロクロス位置となり、波形のつながりが滑らかである。

発明の効果 上述の如く、本発明によれば、エンベロープ信号のレベ
ル位置が楽音信号のゼロクロス位置に対応しているので
、ディジタル信号処理により振幅制御されて得られた楽
音信号の波形のつながりが滑らかなものとなり、たとえ
波形がうまくつながらなくてもその部分はゼロクロス又
はその極めて近傍の位置であるから、聴感上ノイズの発
生の無い高品質の楽音信号を得ることができる等の特長
を有するものである。

【図面の簡単な説明】

第１図は本発明装置の一実施例を示すブロック系統図、
第２図は本発明装置及び従来装置により夫々得られたデ
ィジタル楽音信号及びディジタルエンベローブ信号のＤ
Ａ変換波形を対比して示す図である。 １１〜１ｎ・・・ディジタル楽音信号入力端子、２・・
・乗算回路、３・・・ゼロクロス検出回路、４１〜４ｎ
＋・・・ディジタルエンペローブ信号入力端子、５・・
・ラッチ回路、６１〜６１・・・ディジタル楽音信号出
力端子。

Claims (1)

【特許請求の範囲】
1. ディジタル楽音信号が供給され、そのゼロクロスを示す
   データを検出する検出回路と、エンベロープを定めるデ
   ィジタルエンベロープ信号を、該検出回路より検出信号
   が取り出された時点でラッチするラッチ回路と、該ラッ
   チ回路の出力ディジタル信号と上記ディジタル楽音信号
   とを夫々乗算して出力する乗算回路とよりなることを特
   徴とする電子楽器における振幅制御装置。