JPS61163110A - 多結晶Si膜の製造方法 - Google Patents
多結晶Si膜の製造方法Info
- Publication number
- JPS61163110A JPS61163110A JP182185A JP182185A JPS61163110A JP S61163110 A JPS61163110 A JP S61163110A JP 182185 A JP182185 A JP 182185A JP 182185 A JP182185 A JP 182185A JP S61163110 A JPS61163110 A JP S61163110A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- pattern
- manufacturing
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Silicon Compounds (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、多結晶シリコン(Si )膜の製造方法詳し
くは半導体素子に利用出来る多結晶Si膜の製造方法に
関するものである。
くは半導体素子に利用出来る多結晶Si膜の製造方法に
関するものである。
(従来技術)
この種の多結晶Si膜の製造に於いて、絶縁性基板上で
のSi膜の結晶粒を大きくする努力は従来から例えば次
の様な手段で行われている。
のSi膜の結晶粒を大きくする努力は従来から例えば次
の様な手段で行われている。
(1)第4図参照
石英基板(7)に3.8μピツチ(P)、0.1μ深さ
くD)の溝(8)を作り、この上に半導体Si膜形成後
レーザ−アニールで単結晶化する。
くD)の溝(8)を作り、この上に半導体Si膜形成後
レーザ−アニールで単結晶化する。
(2)第5図参照
石英基板+71上に極めて微細な粒径の多結晶Si膜(
4)を作り、その上に更に50μピツチ(Pりで5iO
z膜(9)を帯状に形成し、レーザーアニールする、し
かるときは帯状の5i02膜(9)の下に粒界が集中し
50μピツチの部分は単結晶化する。
4)を作り、その上に更に50μピツチ(Pりで5iO
z膜(9)を帯状に形成し、レーザーアニールする、し
かるときは帯状の5i02膜(9)の下に粒界が集中し
50μピツチの部分は単結晶化する。
(発明が解決しようとする問題点)
しかし乍ら上記に於いては、裏面電極がないため半導体
素子に用いることが出来ない。
素子に用いることが出来ない。
上記に鑑み本発明は半導体素子に用いることの出来る多
結晶Si膜の製造方法を提供するものである。
結晶Si膜の製造方法を提供するものである。
(問題点を解決するための手段)
即ち本発明の多結晶Si膜の製造方法の概略は、ガラス
板上に導電性材料の規則正しい微細な筋等模様を形成し
、その上に多結晶Siを成膜後レーザー等でSiを溶か
して一方向凝固により階段部を核にして結晶粒成長させ
粒径の大きな多結晶Siを得るものである。
板上に導電性材料の規則正しい微細な筋等模様を形成し
、その上に多結晶Siを成膜後レーザー等でSiを溶か
して一方向凝固により階段部を核にして結晶粒成長させ
粒径の大きな多結晶Siを得るものである。
(作用)
上記により裏面電極を持った、結晶粒の大きな多結晶S
i膜を作ることが出来る。
i膜を作ることが出来る。
以下本発明を例示の第1図について詳細に説明する。
第1図は多結晶Si薄膜を用いたアモルファスシリコン
太陽電池の製造工程のフローチャートである。
太陽電池の製造工程のフローチャートである。
(工程1)ガラス等絶縁性基板(1)を準備する。
(注)基板はその他セラミック、有機高分子フィルム等
絶縁性であればよい。
絶縁性であればよい。
(工程2)基板(1)上にCr等導電性材料(2)を形
成する。
成する。
(注)形成法は真空蒸着、イオンプレーテング等でよい
。膜厚はSi (後述)の約1〜±の厚さが適当である
。薄いと効果がない、即ち粒成長の核とならない。又厚
いと後述工程5のあとでSi表面が平滑にならない、こ
れは電池特性を悪くする。
。膜厚はSi (後述)の約1〜±の厚さが適当である
。薄いと効果がない、即ち粒成長の核とならない。又厚
いと後述工程5のあとでSi表面が平滑にならない、こ
れは電池特性を悪くする。
(工程3)導電性材料(2)からなるグレーティングを
形成する。
形成する。
(注)例えば反応性イオンエツチングによる。
グレーティング模様はたて縞状(第3図(a))山形状
(第3図(b))等でよい。上記の具体的作業は第2図
(al、(bl、(C1、(dlに例示する様にガラス
基板(1)上にCr膜(2)を形成したもの(図(al
参照)の上にレジスト(3)を作る(図(bl参照)(
これはフォトリソグラフィー技術でパターン化したレジ
ストを作る)。
(第3図(b))等でよい。上記の具体的作業は第2図
(al、(bl、(C1、(dlに例示する様にガラス
基板(1)上にCr膜(2)を形成したもの(図(al
参照)の上にレジスト(3)を作る(図(bl参照)(
これはフォトリソグラフィー技術でパターン化したレジ
ストを作る)。
次にCQlaloz[=ユ(流量比)〕混合ガスでCr
をドライエツジングする(図(C1参照)。この後レジ
スト(3)を除去する(図(dl参照)。
をドライエツジングする(図(C1参照)。この後レジ
スト(3)を除去する(図(dl参照)。
(工程4)多結晶Si膜(4)を形成する。 ゛
(注)膜厚例えば10μである。膜形成は下記の@、○
等による。
(注)膜厚例えば10μである。膜形成は下記の@、○
等による。
■常圧CVD
5iCza+H2+ドーパント(n型にするときPHa
、P型にするときB2H6)、〜1150℃@蒸着 SiにB又はPを混入した蒸発源をとばす。
、P型にするときB2H6)、〜1150℃@蒸着 SiにB又はPを混入した蒸発源をとばす。
θ減圧CVD
SiH4+ドーパント(n型にするときPHa、P型に
するときB2H4)、〜700℃ 上記に於いて膜形成スピードは常圧CVD理由でより良
い。
するときB2H4)、〜700℃ 上記に於いて膜形成スピードは常圧CVD理由でより良
い。
(工程5)結晶粒を成長させる。
(注)例えばレーザーメルティングによる。
一方向凝固がポイントであり、レーザーに限らず電気炉
から徐々に引出す方法もよい。
から徐々に引出す方法もよい。
何れもSiを一旦とかす。
(工程6)アモルファスシリコン膜(5)を形成する。
(注)例えばプラズマCVD、250℃による。
アモルファスシリコン膜は例えば
a−5i (n (3oooA0)/p(3ooA”)
/i (5000A’)/n(200A’)) (工程7)透明電極(6)を形成する。
/i (5000A’)/n(200A’)) (工程7)透明電極(6)を形成する。
(注)例えばイオンブレーティング、250℃による。
透明電極は例えば
ITO(Indium −Tin−Oxide) (6
0OA”)上記工程5までが本発明の内容である。
0OA”)上記工程5までが本発明の内容である。
(実施例)
以下に本発明の理解を助けるため実施例を述べる。
■ガラス板にCrを電子ビーム蒸着した(膜厚1μ)。
■フォトレジストをコートし、パターン露光してフォト
レジスト、をパターン化した。
レジスト、をパターン化した。
■CCl4102混合ガスでCrをエツチングした。
■フォトレジストを除去した。
■真空蒸着でSi膜(膜厚10μ)を形成した(450
℃鬼粒径は5μであった。
℃鬼粒径は5μであった。
■レーザー走査で一方向凝固させた(12WのYAGレ
ーザー使用)。粒径は500μであった。これは太陽電
池として充分使用に耐える値である。
ーザー使用)。粒径は500μであった。これは太陽電
池として充分使用に耐える値である。
(発明の効果)
以上の様な本発明によると下記の様な効果がある。即ち
絶縁性基板上に設けたCr等導電性材料の微細な筋等模
様が粒成長の核となる。従って安価な基板上に粒径の大
きな多結晶Si膜を得ることが出来る、しかも導電性材
料が裏電極となり、半導体素子としての使用が可能とな
る。
絶縁性基板上に設けたCr等導電性材料の微細な筋等模
様が粒成長の核となる。従って安価な基板上に粒径の大
きな多結晶Si膜を得ることが出来る、しかも導電性材
料が裏電極となり、半導体素子としての使用が可能とな
る。
第1図は本発明を説明するための図であって、多結晶S
i膜を用いたアモルファスシリコン太陽電池の製造工程
のフローチャート、第2図(割、(bl、(C1、(d
lは第1図のフローチャートの工程3の手順を説明する
図、第3図far、(blは第1図のフローチャートの
工程(3)のグレーティング形成膜様を示す斜視図、第
4図及び第5図は共に従来の絶縁基板上でSi膜の結晶
粒を大きくする手段を説明する斜視図を夫々例示してい
る。 (1)・・・絶縁性基板、(2)・・・Cr等導電性材
料、(3)・・・レジスト、(4)・・・多結晶Si膜
、(5)・・・アモルファスシリコン膜、(6)・・・
透明電極、(7)・・・石英基板、(8)・・・溝、(
9)・・・5iOz膜升 l 図 第2図 (a) (b) (d) /y1−3 (a) 第4図 (b) オ 5 図
i膜を用いたアモルファスシリコン太陽電池の製造工程
のフローチャート、第2図(割、(bl、(C1、(d
lは第1図のフローチャートの工程3の手順を説明する
図、第3図far、(blは第1図のフローチャートの
工程(3)のグレーティング形成膜様を示す斜視図、第
4図及び第5図は共に従来の絶縁基板上でSi膜の結晶
粒を大きくする手段を説明する斜視図を夫々例示してい
る。 (1)・・・絶縁性基板、(2)・・・Cr等導電性材
料、(3)・・・レジスト、(4)・・・多結晶Si膜
、(5)・・・アモルファスシリコン膜、(6)・・・
透明電極、(7)・・・石英基板、(8)・・・溝、(
9)・・・5iOz膜升 l 図 第2図 (a) (b) (d) /y1−3 (a) 第4図 (b) オ 5 図
Claims (9)
- (1)導電性材料で結晶成長核となる模様を形成した絶
縁性基板上にSi膜を形成し、このSiを溶かして凝固
する過程で上記模様を利用して粒成長させることを特徴
とする多結晶Si膜の製造方法。 - (2)絶縁性基板がガラスからなる特許請求の範囲第(
1)項記載の多結晶Si膜の製造方法。 - (3)絶縁性基板がセラミックからなる特許請求の範囲
第(1)項記載の多結晶Si膜の製造方法。 - (4)絶縁性基板が有機高分子フィルムからなる特許請
求の範囲第(1)項記載の多結晶Si膜の製造方法。 - (5)レーザーを用いSiを粒成長させる特許請求の範
囲第(1)項記載の多結晶Si膜の製造方法。 - (6)電気炉を用いSiを粒成長させる特許請求の範囲
第(1)項記載の多結晶Si膜の製造方法。 - (7)絶縁性基板上に形成した模様がたて縞状である特
許請求の範囲第(1)項記載の多結晶Si膜の製造方法
。 - (8)絶縁性基板上に形成した模様が山形状である特許
請求の範囲第(1)項記載の多結晶Si膜の製造方法。 - (9)絶縁性基板上に形成した結晶成長の核となる導電
材料がCrである特許請求の範囲第(1)項記載の多結
晶Si膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP182185A JPS61163110A (ja) | 1985-01-08 | 1985-01-08 | 多結晶Si膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP182185A JPS61163110A (ja) | 1985-01-08 | 1985-01-08 | 多結晶Si膜の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61163110A true JPS61163110A (ja) | 1986-07-23 |
Family
ID=11512222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP182185A Pending JPS61163110A (ja) | 1985-01-08 | 1985-01-08 | 多結晶Si膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61163110A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7288294B2 (en) * | 2002-06-05 | 2007-10-30 | Samsung Electronics Co., Ltd. | Method of crystallizing amorphous silicon using nanoparticles |
US7611312B2 (en) | 2003-06-05 | 2009-11-03 | Kabushiki Kaisha Miyanaga | Core cutter |
-
1985
- 1985-01-08 JP JP182185A patent/JPS61163110A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7288294B2 (en) * | 2002-06-05 | 2007-10-30 | Samsung Electronics Co., Ltd. | Method of crystallizing amorphous silicon using nanoparticles |
US7611312B2 (en) | 2003-06-05 | 2009-11-03 | Kabushiki Kaisha Miyanaga | Core cutter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4534820A (en) | Method for manufacturing crystalline film | |
KR900007901B1 (ko) | 단결정박막의 제조방법 | |
US4333792A (en) | Enhancing epitaxy and preferred orientation | |
US20030052080A1 (en) | Method for fabricating nano-sized diamond whisker, and nano-sized diamond whisker fabricated thereby | |
JPH04184979A (ja) | 太陽電池の製造方法 | |
JPS61163110A (ja) | 多結晶Si膜の製造方法 | |
JPS5868923A (ja) | 結晶薄膜の製造方法 | |
JPS61163109A (ja) | 多結晶Si膜の製造方法 | |
US5639300A (en) | Epitaxy with reusable template | |
JPH0834177B2 (ja) | 半導体多結晶薄膜の製造方法 | |
JPH01313974A (ja) | 珪素基体上の珪素の多結晶半導体抵抗層の製造方法及びこれにより製造する珪素圧力センサ | |
KR20010103984A (ko) | 전이금속박막형상 제어에 의한 탄소나노튜브의 수직 성장방법 | |
JPH02194522A (ja) | Soi基板の製造方法 | |
JP2811765B2 (ja) | 半導体装置およびその製造方法 | |
JPH0376596B2 (ja) | ||
JPH02191321A (ja) | 結晶の形成方法 | |
JPH04177880A (ja) | 太陽電池および該太陽電池の製造方法 | |
JPH01149483A (ja) | 太陽電池 | |
JPS62132312A (ja) | 半導体薄膜の製造方法 | |
JP2802180B2 (ja) | 太陽電池の製造方法 | |
JP2752164B2 (ja) | 多結晶シリコン膜の製造方法 | |
JP3303135B2 (ja) | 埋め込み金属層を金属電極として持つ単結晶ダイヤモンド電子デバイスとその形成方法 | |
JP3005253B2 (ja) | 多結晶半導体の形成方法 | |
JPS59225516A (ja) | 半導体装置の製法 | |
JP2771667B2 (ja) | 半導体装置の製造方法 |