JPS61160972A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS61160972A JPS61160972A JP109085A JP109085A JPS61160972A JP S61160972 A JPS61160972 A JP S61160972A JP 109085 A JP109085 A JP 109085A JP 109085 A JP109085 A JP 109085A JP S61160972 A JPS61160972 A JP S61160972A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- silicide
- aperture
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製法に関し、特にショットキ
ー−バリア・ダイオードの改良された製法に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and more particularly to an improved method for manufacturing a Schottky barrier diode.
この発明は、半導体基板の一部と整流接触をなすシリサ
イド層の輪郭より狭い範囲に配線用コンタクト部を設け
たことによりショットキー・／々リア轡ダイオードの順
方向電圧（ＶＦ）の安定化及び逆方向電流（ＩＲ）の低
減化を図ったものである。This invention stabilizes the forward voltage (VF) and This is intended to reduce reverse current (IR).
また、シリティド層の輪郭より狭い範囲に配線用コンタ
クト部を設けるにあたり、異方性エツチングを利用して
シリサイド層に対して配線用コンタクト部がセルフ・ア
ライメントの関係で配置されるようＫしたものである。In addition, when providing a wiring contact part in a narrower area than the outline of the silicide layer, anisotropic etching is used to arrange the wiring contact part in a self-aligned relationship with the silicide layer. be.
従来、ショットキー・−々リア・ダイオードの製法とし
ては、半導体基板上の絶縁膜の一部に開口部を設け、こ
の開口部内に所望の金属材料を蒸着するなどして金属−
半導体界面に整流接合を作る方法が広く知られている。Conventionally, Schottky rear diodes have been manufactured by forming an opening in a part of an insulating film on a semiconductor substrate, and depositing a desired metal material into the opening.
A method of creating a rectifying junction at a semiconductor interface is widely known.
また、このような方法では、順方向電圧、逆方向電流等
の特性が不安定であるため、熱処理を行なうことにより
金属をシリサイド化することも知られている。Further, since the characteristics such as forward voltage and reverse current are unstable in such a method, it is also known to silicide the metal by performing heat treatment.
このように、シリナイド−半導体界面に整流接合を作っ
た場合、バリアバイトの高い金属（例えばＰｔ） の
シリサイドについては、シリサイド層の輪郭に対応する
部分では配線用金鱗の一部が半導体基板に接触すること
により特性劣化が見られることがある。そして、このよ
うな特性劣化を防ぐため、シリティド層の周辺部に、基
板とは反対の導電型を有するリング状の領域（通常、ガ
ードリングと呼ばれるもの）を設けることもすでに知ら
れている。In this way, when a rectifying junction is created at the silicide-semiconductor interface, for silicide of a metal with a high barrier bite (for example, Pt), part of the wiring gold scales will touch the semiconductor substrate in the area corresponding to the contour of the silicide layer. Characteristic deterioration may be observed due to contact. In order to prevent such characteristic deterioration, it is already known to provide a ring-shaped region (usually referred to as a guard ring) having a conductivity type opposite to that of the substrate at the periphery of the silicided layer.
上記のように、ガードリングを設けた場合、順方向電圧
、逆方向電流等の特性が安定する利点がある反面、次の
ような欠点がある。As described above, when a guard ring is provided, it has the advantage of stabilizing characteristics such as forward voltage and reverse current, but has the following disadvantages.
（イ）ガードリングと基板との間にＰＮ接合が形成され
るため、このＰＮ接合の静電容量がショットキー・・１
リア・ダイオードに付加され、その動作速度ン低下させ
る。(a) Since a PN junction is formed between the guard ring and the substrate, the capacitance of this PN junction is Schottky...1
It is added to the rear diode and slows down its operation.
（ロ）ショットキー・−々リア・ダイオード間の距離又
・はガードリングと他の同一４′ｗｔ型の領域との距離
は、パンチスルーしない程度まで大きくしなければなら
ず、設計の自由度が減ると共に集積度も低下する。(b) The distance between the Schottky rear diodes or the distance between the guard ring and other identical 4'wt type regions must be large enough to prevent punch-through, providing freedom in design. As the number decreases, the degree of integration also decreases.
この発明の目的は、シリティド−半導体界面に贅流接合
ン形成した場合において、ガードリングを設けることな
しに順方向電圧を安定化すると共に逆方向電ｆ＃、ヲ低
減することにある。An object of the present invention is to stabilize the forward voltage and reduce the reverse voltage f# without providing a guard ring when a luxury junction is formed at the silicide-semiconductor interface.
このような目的を達成するため、この発明によれば、半
導体基板及びシリサイド層ｔおおつて絶縁膜を形成した
後、この絶縁膜には、シリサイド層の輪郭より内側の一
部分を露呈させるように開ロ部ン設ける。そして、この
開口部内のシリサイド部分くオーミック接触するように
配線層音形成する。In order to achieve such an object, according to the present invention, after an insulating film is formed on a semiconductor substrate and a silicide layer t, an opening is formed in the insulating film to expose a portion inside the outline of the silicide layer. A section will be provided. Then, a wiring layer is formed so that the silicide portion within this opening is in ohmic contact.
また、シリティド層に対してセルフ・アライメントの関
係になるように配線層のコンタクト部を形成するため、
半導体基板上で第１の絶縁膜に設けた第１の開口部内に
シリサイド層を形成した後。In addition, in order to form the contact part of the wiring layer in a self-aligned relationship with the silicided layer,
After forming a silicide layer in a first opening provided in a first insulating film on a semiconductor substrate.
′Ｍｌの開口部及び第１の絶縁膜！おおって第２の絶縁
膜を形成する。そして、第２の絶縁膜をマスクレスで第
１の開口部の深さ方向にエッチする異方性ドライエツチ
ングにより第１の開口部内にそれより小さい第２の開口
部を形成してシリティド層の一部分を露呈させ、該第２
の開口部内のシリサイド部分にオーミック接触する配線
層を形成する。'Ml opening and first insulating film! A second insulating film is formed on top. Then, a second opening smaller than the first opening is formed within the first opening by anisotropic dry etching that etches the second insulating film in the depth direction of the first opening without a mask. exposing a part of the second
A wiring layer is formed in ohmic contact with the silicide portion within the opening.
この発明の構成によれば、シリティド層に対する配線層
のコンタクト部は、シリサイド層の輪郭より狭い範囲に
形成され、半導体基板に接触することがないので、順方
向電圧、逆方向電流等の特性劣化ン防止することができ
る。According to the structure of the present invention, the contact portion of the wiring layer to the silicide layer is formed in a narrower area than the outline of the silicide layer and does not come into contact with the semiconductor substrate, resulting in deterioration of characteristics such as forward voltage and reverse current. can be prevented.
また、上記したようにシリサイド層に対して配線層のコ
ンタクト部ｔセルフーアライメントの関係で配置すると
、マスク合せが不豐であるため、工程の簡略化及び高集
積度を達成することができる。Further, when the contact portions of the wiring layer are arranged in a self-alignment relationship with respect to the silicide layer as described above, mask alignment is difficult, so that it is possible to simplify the process and achieve a high degree of integration.
第１図乃至第５図は、この発明の一実施例によるショッ
トキー・バリア・ダイオードの一連の製造工程ン示すも
のであり、以下、各々の図番に対応した（１１〜（５）
の工程を順次に説明する。Figures 1 to 5 show a series of manufacturing steps for a Schottky barrier diode according to an embodiment of the present invention.
The steps will be explained in order.
１１）まず、シリコン製の半導体基板ｌＯの表面に、熱
酸化法、ＣＶＤ（ケミカル・イーパー・デポジション）
法等の任意の方法によりシリコンオキサイドからなる第
五の絶縁膜１２χ形成した後、この絶縁膜νの所望の個
所に周知のホ） ＩＪノグラフイ技術により第１の開口
部１２．を設けて基板表面部分を露呈させる。そして、
スノゼツタリング法、真空蒸着法等の任意の方＠により
基板上面全面にシリサイド形成用金属層（例えばｐ１層
）１４を被着する。この結果、第１の開口部１２１内の
基板表面部分には金属層１４の一部が堆積形成される。11) First, a thermal oxidation method, CVD (chemical vapor deposition) is applied to the surface of a silicon semiconductor substrate IO.
After forming the fifth insulating film 12χ made of silicon oxide by any method such as the method, the first opening 12. to expose the surface portion of the substrate. and,
A silicide-forming metal layer (for example, p1 layer) 14 is deposited on the entire upper surface of the substrate by any method such as a snorting method or a vacuum evaporation method. As a result, a portion of the metal layer 14 is deposited on the surface of the substrate within the first opening 121 .
（２）次に、熱処理を行ない、金属層１４ｔシリサイド
化し”、第１の開口部１２□内にシリティド層重６′ｔ
−形成する。そして、金属層１４のうち未反応の部分は
選択的にウェットエツチングにより除去する。(2) Next, heat treatment is performed to silicide the metal layer 14t, and a silicide layer 6't is formed in the first opening 12□.
- form. Then, unreacted portions of the metal layer 14 are selectively removed by wet etching.
この結果、シリティド層１６と半導体基板１０との間に
は整流接合（ショットキー・・署リア）が形成される。As a result, a rectifying junction (Schottky junction) is formed between the silicided layer 16 and the semiconductor substrate 10.
（３）次に、ＣＶＤ法により基板上面全面にＰ１３Ｇ（
リンケイ酸ガラス）からなる第２の絶縁膜１８ヲ被着す
る。この場合、４００〜５００’Ｃの常圧でｃｖｏ’ｙ
行なうと、ＰＳＧ膜は、第１の開口部１２１において底
面及び側面にそれぞれ対応する部分１８Ａ及び１８Ｂで
いずれも絶縁膜１２上の部分より薄く形成される。(3) Next, P13G (
A second insulating film 18 made of (phosphosilicate glass) is deposited. In this case, cvo'y at normal pressure of 400-500'C.
When this is done, the PSG film is formed thinner than the portion on the insulating film 12 at the portions 18A and 18B corresponding to the bottom and side surfaces of the first opening 121, respectively.
（４）次に、マスクを用いないドライエツチングにより
第２の絶縁膜１８の特に部分１８ Ａ ｉエッチして第
１の開口部１２．内にそれより小さい第２の開口部１８
．を形成する。この場合、ドライエツチングとして、第
２の絶縁膜１８ヲ第１の開口部１２．の深さ方向にエッ
チする異方性エツチング（例えば反応性イオンエツチン
グ）を用いると、第１の開口部１２１の側面の絶ａｍ部
分１８Ｂは殆どエッチされずに残存する。また、第五の
開口部１２．０底面の絶縁膜部分１８Ａは絶縁膜計上の
ものより薄く形成されているので、絶縁膜部分１８ Ａ
ｇ除去するような条件でエッチングケ行なうと、絶縁
膜１２上にも絶縁［１８が残存する。(4) Next, by dry etching without using a mask, the second insulating film 18, especially the portion 18A, is etched to form the first opening 12. a smaller second opening 18 within
．． form. In this case, dry etching is performed to open the second insulating film 18 at the first opening 12. If anisotropic etching (for example, reactive ion etching) is used to etch in the depth direction, the absolute portion 18B on the side surface of the first opening 121 remains almost unetched. Furthermore, since the insulating film portion 18A at the bottom of the fifth opening 12.0 is formed thinner than the insulating film, the insulating film portion 18A
If etching is performed under conditions that remove g, the insulation [18] remains on the insulating film 12 as well.
（５）この後、ＡＪ、 ＡＪ −１５ｉ等の配線用金属
Ｚ蒸着して適宜パターニングすることにより、第２の開
口部１８１内でシリティド層１６にオーミック接触する
配線層２０ン形成する。この場合、配線層加と半導体基
板１０との間には絶縁膜部分１８Ｂが存在するので、配
線層２０社半導体基板１０に接触することがない。従っ
て、シリサイド層１６と半導体基板１０との間に形成さ
れたショットキー・・々リア・ダイオードの順方向電圧
、逆方向電流等の特性が配線形成によって不安定になっ
たり、劣化した抄することがない。(5) Thereafter, a wiring metal Z such as AJ, AJ-15i, etc. is deposited and patterned appropriately to form a wiring layer 20 in ohmic contact with the silicided layer 16 within the second opening 181. In this case, since the insulating film portion 18B exists between the wiring layer 20 and the semiconductor substrate 10, the wiring layer 20 does not come into contact with the semiconductor substrate 10. Therefore, characteristics such as forward voltage and reverse current of the Schottky rear diode formed between the silicide layer 16 and the semiconductor substrate 10 may become unstable or deteriorate due to wiring formation. There is no.
〔発明の効果〕
以上のように、この発明によれば、シリサイド層に対す
る配線層のコンタクト範囲ｔ、絶縁膜によってシリティ
ド層の輪郭より狭い範囲に限定するようにしたので、ガ
ードリングなしで順方向電圧の安定化及び逆方向電流の
低減化を達成しうる効果が得られる。[Effects of the Invention] As described above, according to the present invention, the contact range t of the wiring layer with respect to the silicide layer is limited to a range narrower than the outline of the silicide layer by the insulating film, so that forward direction contact can be performed without a guard ring. The effect of stabilizing the voltage and reducing the reverse current can be obtained.
また、シリサイド層に対して配線層のコンタクト部をセ
ルフ・アライメントに配置するようにしたので、工程の
簡略化及び高集積度’ｋＲ成しうる利点もある。Further, since the contact portion of the wiring layer is arranged in self-alignment with respect to the silicide layer, there are also advantages that the process can be simplified and a high degree of integration can be achieved.
なお、ガードリングを設けないので、それン設けること
によって生じていた不利益が解消される仁とは勿論であ
る。Incidentally, since no guard ring is provided, it goes without saying that the disadvantages caused by providing one are eliminated.
第１図乃至第５図ｄ、この発明の一実施例によるショッ
トキー・−々リア・ダイオードの一連の製造工程を示す
基板断面図である。
ｌＯ・・・半導体基板、校・・・第１の絶縁膜、１４・
・・金属層、１６・・・シリサイド層、１８・・・第２
の絶縁膜、加・・・配線層。1 to 5d are cross-sectional views of a substrate showing a series of manufacturing steps of a Schottky rear diode according to an embodiment of the present invention. lO: semiconductor substrate, base: first insulating film, 14.
...metal layer, 16...silicide layer, 18...second
Insulating film, electrical wiring layer.
Claims (1)
流接触をなすようにシリサイド層を形成する工程と、 （ｂ）前記半導体基板の表面及び前記シリサイド層をお
おつて絶縁膜を形成する工程と、 （ｃ）前記シリサイド層の輪郭より内側の一部分を露呈
させるように前記絶縁膜に開口部を設ける工程と、 （ｄ）前記開口部内のシリサイド部分にオーミック接触
する配線層を形成する工程と を含む半導体装置の製法。 ２、（ａ）半導体基板の表面上に、この表面の一部分を
露呈する第１の開口部を有する第１の絶縁膜を形成する
工程と、 （ｂ）前記第１の開口部内の半導体部分と整流接触をな
すようにシリサイド層を形成する工程と、（ｃ）前記シ
リサイド層の形成後、前記第１の開口部及び前記第１の
絶縁膜をおおつて第２の絶縁膜を形成する工程と、 （ｄ）前記第２の絶縁膜を前記第１の開口部の深さ方向
にエッチする異方性エッチングにより前記第１の開口部
内にそれより小さい第２の開口部を形成して前記シリサ
イド層の一部分を露呈させる工程と、 （ｅ）前記第２の開口部内のシリサイド部分にオーミッ
ク接触する配線層を形成する工程と を含む半導体装置の製法。[Claims] 1. (a) forming a silicide layer on the surface of a semiconductor substrate so as to make rectifying contact with a part of the surface; (b) covering the surface of the semiconductor substrate and the silicide layer; (c) providing an opening in the insulating film to expose a portion inside the outline of the silicide layer; (d) making ohmic contact with the silicide portion within the opening; A method for manufacturing a semiconductor device including a step of forming a wiring layer. 2. (a) forming a first insulating film having a first opening exposing a part of the surface on the surface of the semiconductor substrate; (b) a semiconductor portion within the first opening; (c) after forming the silicide layer, forming a second insulating film to cover the first opening and the first insulating film; (d) forming a second opening smaller than the first opening in the first opening by anisotropic etching that etches the second insulating film in the depth direction of the first opening; A method for manufacturing a semiconductor device, comprising: exposing a portion of the layer; and (e) forming a wiring layer in ohmic contact with the silicide portion within the second opening.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP109085A JPS61160972A (en) | 1985-01-08 | 1985-01-08 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP109085A JPS61160972A (en) | 1985-01-08 | 1985-01-08 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61160972A true JPS61160972A (en) | 1986-07-21 |
Family
ID=11491800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP109085A Pending JPS61160972A (en) | 1985-01-08 | 1985-01-08 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61160972A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114167A (en) * | 1986-10-31 | 1988-05-19 | Toshiba Corp | Manufacture of semiconductor device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5121785A (en) * | 1974-08-16 | 1976-02-21 | Hitachi Ltd | HANDOTA ISOCHI |
| JPS5563821A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Semiconductor device |
| JPS5638863A (en) * | 1979-09-07 | 1981-04-14 | Nec Corp | Semiconductor device |
| JPS5772384A (en) * | 1980-10-24 | 1982-05-06 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of field-effect transistor |
| JPS57103364A (en) * | 1980-12-18 | 1982-06-26 | Nippon Telegr & Teleph Corp <Ntt> | Preparation of field-effect trasistor |
| JPS59225573A (en) * | 1983-06-07 | 1984-12-18 | Toshiba Corp | Schottky gate field effect transistor and manufacture thereof |
-
1985
- 1985-01-08 JP JP109085A patent/JPS61160972A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5121785A (en) * | 1974-08-16 | 1976-02-21 | Hitachi Ltd | HANDOTA ISOCHI |
| JPS5563821A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Semiconductor device |
| JPS5638863A (en) * | 1979-09-07 | 1981-04-14 | Nec Corp | Semiconductor device |
| JPS5772384A (en) * | 1980-10-24 | 1982-05-06 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of field-effect transistor |
| JPS57103364A (en) * | 1980-12-18 | 1982-06-26 | Nippon Telegr & Teleph Corp <Ntt> | Preparation of field-effect trasistor |
| JPS59225573A (en) * | 1983-06-07 | 1984-12-18 | Toshiba Corp | Schottky gate field effect transistor and manufacture thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114167A (en) * | 1986-10-31 | 1988-05-19 | Toshiba Corp | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121122A (en) | Method of contacting a silicide-based schottky diode | |
| JPH051623B2 (en) | ||
| US5710462A (en) | Semiconductor integrated circuit device having multi-level wiring structure without dot pattern | |
| KR960012554A (en) | Bipolar Transistors and Manufacturing Method Thereof | |
| US5320971A (en) | Process for obtaining high barrier Schottky diode and local interconnect | |
| US4333100A (en) | Aluminum Schottky contacts and silicon-aluminum interconnects for integrated circuits | |
| JPS61160972A (en) | Manufacture of semiconductor device | |
| JPS609159A (en) | Semiconductor device | |
| US6225222B1 (en) | Diffusion barrier enhancement for sub-micron aluminum-silicon contacts | |
| JPH0837289A (en) | Semiconductor device and manufacture thereof | |
| JPS63111666A (en) | Semiconductor device | |
| JPS6381948A (en) | Multilayer interconnection semiconductor device | |
| JP2790388B2 (en) | Method for manufacturing semiconductor device | |
| JPH0228956A (en) | Semiconductor integrated circuit device | |
| JPS5821821B2 (en) | Handout Taisouchinodenkiyokukeiseihouhou | |
| JPS641064B2 (en) | ||
| JP3413653B2 (en) | Semiconductor device | |
| JPS618977A (en) | Manufacture of semiconductor device | |
| KR100456005B1 (en) | bipolar junction transistor and method of fabricating electrodes thereof | |
| JP2982510B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3063165B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6119179A (en) | Manufacture of semiconductor device | |
| JP2752222B2 (en) | MOS type semiconductor device and method of manufacturing the same | |
| JPS5877256A (en) | Electrode structure of semiconductor device | |
| JPS6125217B2 (en) |