JPS61160785A - Ec表示素子を用いたマトリクス型表示装置 - Google Patents
Ec表示素子を用いたマトリクス型表示装置Info
- Publication number
- JPS61160785A JPS61160785A JP179385A JP179385A JPS61160785A JP S61160785 A JPS61160785 A JP S61160785A JP 179385 A JP179385 A JP 179385A JP 179385 A JP179385 A JP 179385A JP S61160785 A JPS61160785 A JP S61160785A
- Authority
- JP
- Japan
- Prior art keywords
- period
- display element
- pixel
- matrix
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の技術分野)
本発明は通電により可視光吸収特性の変化するエレクト
ロクロミック物質を用いたエレクトロクロミック表示素
子(以下EC表示素子と称する)を画素として、これを
二次元的に配置した表示装置に関する。
ロクロミック物質を用いたエレクトロクロミック表示素
子(以下EC表示素子と称する)を画素として、これを
二次元的に配置した表示装置に関する。
(発明の背景)
従来EC表示素子を用いた2次元表示の出来る所謂マト
リクス型表示装置を構成することは困難であった。これ
はEC表示素子が液晶表示素子等と違い着消色に明確な
闇値を持たない事が原因であった。
リクス型表示装置を構成することは困難であった。これ
はEC表示素子が液晶表示素子等と違い着消色に明確な
闇値を持たない事が原因であった。
(発明の目的)
本発明はEC表示素子を画素として、これを二次元配置
してなる表示装置をマトリクス表示可能とする事を目的
とする。
してなる表示装置をマトリクス表示可能とする事を目的
とする。
(発明の概要)
先ずMIMについて説明する。MIMは第3図の様な電
圧/電流特性を持つ素子であって低電圧印加では高抵抗
状態となり微小電流が流れ、高電圧印加では低抵抗状態
となり大電流が流れる素子として公知である。
圧/電流特性を持つ素子であって低電圧印加では高抵抗
状態となり微小電流が流れ、高電圧印加では低抵抗状態
となり大電流が流れる素子として公知である。
ここでMIMに流れる電流は次式で表される。
■=にVexp(β ■)・・−■
但し夏はMIMに流れる電流
VはMIMに印加される電圧
βは非線型性係数
には導電性係数である。
又、マトリクス電極の走査電極の数をnとすると、着色
と消色とを同時に行えない為、本発明ではアドレス期間
対それ以外の期間の比は1:(2n−1)となる。従っ
てマトリクス駆動が可能となる為には 10 > (2n 1)IN’−■ 但し!。はアドレス期間にEC表示素子に流れる電流の INはそれ以外の期間にEC表示素子に前記■。と逆方
向に流れる電流の最大値 が成立しなければ書き込んだ表示状態を保つ事ができな
い。
と消色とを同時に行えない為、本発明ではアドレス期間
対それ以外の期間の比は1:(2n−1)となる。従っ
てマトリクス駆動が可能となる為には 10 > (2n 1)IN’−■ 但し!。はアドレス期間にEC表示素子に流れる電流の INはそれ以外の期間にEC表示素子に前記■。と逆方
向に流れる電流の最大値 が成立しなければ書き込んだ表示状態を保つ事ができな
い。
■式は0式より以下の様にも表す事が出来る。
V、expβV、 > (2n −1) VN exp
βvN・−■ 但しV、はアドレス期間にMIMにかかる電圧■oはそ
れ以外の期間にMIMにかかる逆電圧の最大値である。
βvN・−■ 但しV、はアドレス期間にMIMにかかる電圧■oはそ
れ以外の期間にMIMにかかる逆電圧の最大値である。
今、例えばMIMの特性や駆動回路としてC−MOSを
用いた場合を考える VN=%V。
用いた場合を考える VN=%V。
β=5
n:20本
V++=18V
とすると0式は左辺=2.938X10■右辺=1.1
47XIO” となり、0式を満たす為走査線20本のマトリクス駆動
が可能となる。ここでvllは駆動電圧であり例えばM
IMの特性や駆動回路としてC−MOSを用いた場合1
8Vが一般的に良く用いられる。
47XIO” となり、0式を満たす為走査線20本のマトリクス駆動
が可能となる。ここでvllは駆動電圧であり例えばM
IMの特性や駆動回路としてC−MOSを用いた場合1
8Vが一般的に良く用いられる。
又、EC表示素子の着色状態をそのまま保持したい場合
たとえばEC表示素子の着色濃度を表示する様な場合は
前記■式は同一方向へ流れる電流についても満足しなけ
ればならない。
たとえばEC表示素子の着色濃度を表示する様な場合は
前記■式は同一方向へ流れる電流についても満足しなけ
ればならない。
本発明は即ち金属で絶縁物を挟んだ即ち金属/絶縁物/
金属の構造を持つMIMをEC表示素子よりなる画素と
直列に接続してこれをマトリクス要素として二次元配置
し、これらのマトリクス要素に行列配線して■式を満足
する条件でマトリクス駆動する事によってマトリクス表
示可能とした’1Gを技術的要点としている。
金属の構造を持つMIMをEC表示素子よりなる画素と
直列に接続してこれをマトリクス要素として二次元配置
し、これらのマトリクス要素に行列配線して■式を満足
する条件でマトリクス駆動する事によってマトリクス表
示可能とした’1Gを技術的要点としている。
(実施例)
第4図はMIMとECを直列接続したマトリクス要素で
該マトリクス要素の両端子間に印加される電圧とEC表
示素子の着消色の状態を第5図に示す。第5図より、期
間lではVゎが印加されて着色し、期間1′では一+V
D−4v、が印加されるのでMIMは高抵抗状態となり
、電流は流れずEC表示素子は着色を保持し、期間2で
は−V、が印加されて消色し、期間2′では一蚤v0〜
+■。が印加されるのでMIMは高抵抗状態となり、電
流は流れずEC表示素子は消色を保持する。
該マトリクス要素の両端子間に印加される電圧とEC表
示素子の着消色の状態を第5図に示す。第5図より、期
間lではVゎが印加されて着色し、期間1′では一+V
D−4v、が印加されるのでMIMは高抵抗状態となり
、電流は流れずEC表示素子は着色を保持し、期間2で
は−V、が印加されて消色し、期間2′では一蚤v0〜
+■。が印加されるのでMIMは高抵抗状態となり、電
流は流れずEC表示素子は消色を保持する。
第1図は本発明の実施例であって第4図に示すマトリク
ス要素をマトリクス状に配線したもので、M、〜M□は
MIM−Ez〜E□はEC表示素子よりなる画素、X1
〜X1は行電極(信号電極)群、Y、−Y、は列電極(
走査電極)群である。
ス要素をマトリクス状に配線したもので、M、〜M□は
MIM−Ez〜E□はEC表示素子よりなる画素、X1
〜X1は行電極(信号電極)群、Y、−Y、は列電極(
走査電極)群である。
D、、DVはそれぞれ行電極群X、〜X19列電極群Y
1〜Y、1をドライブするドライブ回路である。このよ
うに構成した表示装置を適当なドライブ方法で動作させ
る事によりマトリクス表示が可能となる。ここでは画−
E1〜E、は行電極Xl〜X7が列電極Y1〜Y、より
も負電位となった場合に電流が流れて着色し、逆向きに
電流が流れると消色する様に接続される。
1〜Y、1をドライブするドライブ回路である。このよ
うに構成した表示装置を適当なドライブ方法で動作させ
る事によりマトリクス表示が可能となる。ここでは画−
E1〜E、は行電極Xl〜X7が列電極Y1〜Y、より
も負電位となった場合に電流が流れて着色し、逆向きに
電流が流れると消色する様に接続される。
第2A図、第2B図、第2C図は動作説明の簡単化のた
めにマトリクスの最小単位である4画素がそれぞれに着
消色する場合のドライブ回路DX。
めにマトリクスの最小単位である4画素がそれぞれに着
消色する場合のドライブ回路DX。
D7の出力信号及び各部に於ける電圧信号波形のタイミ
ング図である。第2A図(a)は以下説明する4画素の
具体的な表示形態を示す。即ち画素EllがT1の期間
着色しT2の期間消色しT3の期間着色し、画素E+z
がT、の期間消色しT!の期間着色しT、の期間消色し
、画素E0がT1の期間着色しTz 、T3の期間消色
し、画素E。がT+ 、Tzの期間消色しT、の期間着
色する表示の場合を示す。尚T、、T、、’rs−・−
−一−−は1フレームを表すものとする。
ング図である。第2A図(a)は以下説明する4画素の
具体的な表示形態を示す。即ち画素EllがT1の期間
着色しT2の期間消色しT3の期間着色し、画素E+z
がT、の期間消色しT!の期間着色しT、の期間消色し
、画素E0がT1の期間着色しTz 、T3の期間消色
し、画素E。がT+ 、Tzの期間消色しT、の期間着
色する表示の場合を示す。尚T、、T、、’rs−・−
−一−−は1フレームを表すものとする。
本実施例では第2A図(b)に示す如く周期tにて着色
期間と消色期間とを交互に設定している。
期間と消色期間とを交互に設定している。
画素E + r + E t r−−−−−E +
n即ち列電極Y、に接続された画素は1フレーム中のt
lの期間のみがアドレス期間となり、その他の期間1t
−1,は非アドレス期間となる。
n即ち列電極Y、に接続された画素は1フレーム中のt
lの期間のみがアドレス期間となり、その他の期間1t
−1,は非アドレス期間となる。
同様に画素E Iz r E z t−−−−−En
を即ち列電極Y2に接続された画素はlフレーム中の
1tの期間のみがアドレス期間となり、その他の期間t
l+t3〜【7は非アドレス期間となる。以下同様に各
々の列電極にはそれぞれ予め定められたアドレス期間が
割り当てられる様走査される。換言すれば列電極Y1〜
Y7は常時走査されており、走査電極と称する事が出来
る。又、行電極群X1〜X1は画素の着色、非着色を決
定する信号を与える電掻故信号電極と称する事が出来る
。
を即ち列電極Y2に接続された画素はlフレーム中の
1tの期間のみがアドレス期間となり、その他の期間t
l+t3〜【7は非アドレス期間となる。以下同様に各
々の列電極にはそれぞれ予め定められたアドレス期間が
割り当てられる様走査される。換言すれば列電極Y1〜
Y7は常時走査されており、走査電極と称する事が出来
る。又、行電極群X1〜X1は画素の着色、非着色を決
定する信号を与える電掻故信号電極と称する事が出来る
。
第2A図(C)、 (d)は行電極群及び列電極群への
印加電圧波形図であり、実線は画素Ez、EBI E
!l+ Ettを第2A図(a)の様に着消色する場
合の行電極x、、xi 、列電極Y、、Y!へ印加する
電圧波形図である。尚第2A図(C)において点線にて
示す電圧波形は前記4画素以外の画素を着消色する時選
択される印加電圧波形であってここでは言及しない。
印加電圧波形図であり、実線は画素Ez、EBI E
!l+ Ettを第2A図(a)の様に着消色する場
合の行電極x、、xi 、列電極Y、、Y!へ印加する
電圧波形図である。尚第2A図(C)において点線にて
示す電圧波形は前記4画素以外の画素を着消色する時選
択される印加電圧波形であってここでは言及しない。
第2B図は画素E、、、 E、!、 Ez、、
E、、とMI M M++、 Mtz、 Mz+、
Mtzとをそれぞれ直列接続してなるそれぞれのマトリ
クス要素に印加される電圧波形図、第2C図はM I
M M + +〜M■ へ印加される電圧波形図で
ある。
E、、とMI M M++、 Mtz、 Mz+、
Mtzとをそれぞれ直列接続してなるそれぞれのマトリ
クス要素に印加される電圧波形図、第2C図はM I
M M + +〜M■ へ印加される電圧波形図で
ある。
それぞれの画素を着色させる場合は当該画素のアドレス
期間の着色期間に0 (V) 、消色期間に+Vo
(V)を印加する。消色させる場合は当該画素のアドレ
ス期間の着色期間に+vo (V)消色期間にvo
(V)を印加する。
期間の着色期間に0 (V) 、消色期間に+Vo
(V)を印加する。消色させる場合は当該画素のアドレ
ス期間の着色期間に+vo (V)消色期間にvo
(V)を印加する。
第2A図(d)は前述の如く列電極Yt 、 Yzへ
印加する電圧波形図であって、アドレス期間の着色期間
に■。(V)、消色期間に0 (V)を、非アドレス期
間の着色期間に+Vo(V)、消色期間に)Vn (
v)が印加され、これ示フレーム毎に繰り返される。
印加する電圧波形図であって、アドレス期間の着色期間
に■。(V)、消色期間に0 (V)を、非アドレス期
間の着色期間に+Vo(V)、消色期間に)Vn (
v)が印加され、これ示フレーム毎に繰り返される。
第2C図はM I M IWL+、 Mtz、 Mz
+、 Mzzに印加される電圧波形である。
+、 Mzzに印加される電圧波形である。
該第2C図はアドレス期間に既に着色された画素がEC
素子の持つメモリー性により、充電された電荷が放電さ
れず、電池と同様な効果を持つ事となりその結果ECの
充電電圧(Vtc (V) )を負側にシフトした波形
となっている。又、アドレス期間に既に消色した画素は
EC素子が充電されていないのでシフトされない波形と
なる。
素子の持つメモリー性により、充電された電荷が放電さ
れず、電池と同様な効果を持つ事となりその結果ECの
充電電圧(Vtc (V) )を負側にシフトした波形
となっている。又、アドレス期間に既に消色した画素は
EC素子が充電されていないのでシフトされない波形と
なる。
第2C図より明らかなように、ある画素を着色する場合
は、該画素のアドレス期間の着色期間に高電圧(VD
(V))が印加されるのでMIMは低抵抗となり、着色
は効率良く行われ、消色する場合は該画素のアドレス期
間の消色期間に負の高電圧(−Vカ (V)〕が印加さ
れるので低抵抗状態となり、消色は効率良く行われ、ア
ドレス期間以外の期間はMIMには低電圧(釣上+ (
V)の範囲内の電圧〕しか印加されず、高抵抗状態とな
り、電流が流れ難くなる。よって各画素は他の画素の着
消色のための駆動信号からの影響を受けない事になり、
EC画素の色戻り現象即ち着色しているものが消色して
いったり消色しているものが着色していったりする現象
を防止する事ができる。
は、該画素のアドレス期間の着色期間に高電圧(VD
(V))が印加されるのでMIMは低抵抗となり、着色
は効率良く行われ、消色する場合は該画素のアドレス期
間の消色期間に負の高電圧(−Vカ (V)〕が印加さ
れるので低抵抗状態となり、消色は効率良く行われ、ア
ドレス期間以外の期間はMIMには低電圧(釣上+ (
V)の範囲内の電圧〕しか印加されず、高抵抗状態とな
り、電流が流れ難くなる。よって各画素は他の画素の着
消色のための駆動信号からの影響を受けない事になり、
EC画素の色戻り現象即ち着色しているものが消色して
いったり消色しているものが着色していったりする現象
を防止する事ができる。
上記説明では4画素の場合を説明したが、これにより任
意の複数画素についてマトリクス駆動が可能である事が
明らかとなった。
意の複数画素についてマトリクス駆動が可能である事が
明らかとなった。
(発明の効果)
以上の様に本発明によれば、EC表示素子とMIMとを
直列接続したものをマトリクス要素として構成したので
各画素が着消色について闇値を持つ事となり、EC表示
素子を画素とした二次元表示装置をマトリクス表示可能
とする事が可能である。
直列接続したものをマトリクス要素として構成したので
各画素が着消色について闇値を持つ事となり、EC表示
素子を画素とした二次元表示装置をマトリクス表示可能
とする事が可能である。
第1図は本発明によるマトリクス型表示装置の実施例、
第2A図、第2B図、第2C図は実施例の動作を説明す
るタイミングチャート、第3図はMIMの■・I特性図
、第4図はマトリクス要素、第5図は第4図に示すマト
リクス要素の動作を説明するタイミングチャートである
。 (主要部分の符号の説明)
第2A図、第2B図、第2C図は実施例の動作を説明す
るタイミングチャート、第3図はMIMの■・I特性図
、第4図はマトリクス要素、第5図は第4図に示すマト
リクス要素の動作を説明するタイミングチャートである
。 (主要部分の符号の説明)
Claims (2)
- (1)MIMとEC表示素子とを直列接続してなる画素
を二次元的に配置し、該画素の一方の端子を信号電極に
、他方の端子を走査電極に接続してそれぞれ信号電極群
、走査電極群を形成し、前記両電極群を駆動回路に接続
した事を特徴とするEC表示素子を用いたマトリクス型
表示装置。 - (2)前記駆動回路は前記EC表示素子に流れる電流を
次式の条件で制御する事を特徴とする特許請求の範囲第
1項記載のEC表示素子を用いたマトリクス型表示装置
。 I_D>(2n−1)I_N 但し1_Dはアドレス期間にEC表示素子に流れる電流
の最大値 I_Nはアドレス期間以外にEC表示素子に流れる電流
の最大値 nは走査電極の数とする。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP179385A JPS61160785A (ja) | 1985-01-09 | 1985-01-09 | Ec表示素子を用いたマトリクス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP179385A JPS61160785A (ja) | 1985-01-09 | 1985-01-09 | Ec表示素子を用いたマトリクス型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61160785A true JPS61160785A (ja) | 1986-07-21 |
Family
ID=11511450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP179385A Pending JPS61160785A (ja) | 1985-01-09 | 1985-01-09 | Ec表示素子を用いたマトリクス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61160785A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005196069A (ja) * | 2004-01-09 | 2005-07-21 | Sony Corp | 電気化学表示装置および電圧印加方法並びに皮膜形成方法 |
-
1985
- 1985-01-09 JP JP179385A patent/JPS61160785A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005196069A (ja) * | 2004-01-09 | 2005-07-21 | Sony Corp | 電気化学表示装置および電圧印加方法並びに皮膜形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0875879A1 (en) | Liquid crystal display device and method for driving the same with driving of both ends of display electrodes | |
JPH10206869A (ja) | 液晶表示装置 | |
JP2646523B2 (ja) | 画像表示装置 | |
JPS6238709B2 (ja) | ||
TWI247263B (en) | Method for driving liquid crystal display in dot inversion | |
JP3568615B2 (ja) | 液晶駆動装置,その制御方法及び液晶表示装置 | |
GB2136622A (en) | Display devices | |
KR950010137B1 (ko) | 액정표시장치의 구동방법 및 그 장치 | |
GB2042237A (en) | Electrochromic display device | |
JP5118293B2 (ja) | 駆動回路および表示装置 | |
US4210907A (en) | Uniform coloration control in an electrochromic display of the segmented type | |
KR930005371B1 (ko) | 평판 표시장치 및 그 구동방법. | |
JPS61160785A (ja) | Ec表示素子を用いたマトリクス型表示装置 | |
US4210909A (en) | Complete bleaching of non-selected display electrodes in an electrochromic display drive | |
JPS58220185A (ja) | 表示素子 | |
JP3332737B2 (ja) | 信号処理回路及び液晶表示装置 | |
JP3482646B2 (ja) | 液晶素子の駆動方法、液晶素子の駆動回路及び表示装置 | |
JPH07281648A (ja) | 液晶ディスプレイ装置 | |
JP3253331B2 (ja) | 画像表示装置 | |
JP3142068B2 (ja) | 液晶表示装置の駆動方法 | |
JPH03253817A (ja) | 液晶パネルの駆動装置 | |
JPH06149180A (ja) | 液晶表示装置の駆動方法 | |
JPH0140356B2 (ja) | ||
JPS5816166B2 (ja) | エレクトロクロミック表示素子の駆動方法 | |
JPH088727A (ja) | 一致検出回路 |