JPS61160145A - 割込み制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、情報処理装置の中核をなすプロセッサ内の割
込み制御回路に関するものである。

従来の技術 情報処理装置の中核をなすプロセッサにおいては、外部
事象の生起や条件の成立に伴い、それまでの処理の流れ
を変更して生起事象や成立条件に応じて予め定められて
いる処理を開始する割込み機能が備えられている。

このような割込みの制御を行う割込み制御回路は９通常
９割込み原因別にこれらの受付けを禁止する個別マスク
手段と１割込み原因を問わず全ての割込みの受付けを一
律に禁止する全マスク手段とが備えられ、これらのマス
ク手段は１通常、プログラムに基づき設定／解除される
。

発明が解決しようとする問題点 割込み原因のうち１ｍ器障害やソフトウェア・エラー等
に起因するある種のものは、プロセッサが実行する特定
の命令と密接な関連を有する。従って、プログラムの走
行履歴等から命令と割込み発生の有無との関係を知るこ
とは、システムの開発や保全に際し一つの有益な手段と
なる。

しかしながら、プログラムに基づき個別マスクや全マス
クが設定されていると、これらのマスクが解除されるま
では割込み処理が開始されないので、命令と割込み発生
の有無の対応関係を調査することが難しくなるという問
題がある。

調査対象の割込みに関するマスクを強制的に解除してし
まえば、命令との対応が判り易くはなるが、マスクの強
制解除に伴い処理の流れが実際のものから著しく乱され
てしまうという問題が伴う。

発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明の割込み制御回
路は１個別マスク手段もしくは全マスク手段又はその双
方によってマスクされる割込みの発生時に１本来の割込
み処理とは異なり割込み発生の通知に関する処理をプロ
セッサに行わせる手段を備えることにより９本来の処理
の流れを乱すことなく命令と割込みの発生との対応を明
確化するように構成されている。

以下１本発明の作用を実施例によって詳細に説明する。

実施例 第１図は１本発明の第１の実施例の割込み制御回路を含
むプロセッサの構成を示すブロック図である。

このプロセッサは、マイクロプログラムを実行するプロ
セッサとして例示されており、セレクタ１と２．マイク
ロプログラム（μＰ）カウンタ３゜マイクロプログラム
（μＰ）メモリ４．マイクロ命令（μ命令）レジスタ５
．タイミング発生回路６、アドレス歩道回路７及び割込
みマスク／解除回路８を備えている。

マイクロプログラム・カウンタ３に保持されたアドレス
に基づき、マイクロプログラム・メモリ４からマイクロ
命令が読出され、マイクロ命令レジスタ５に保持される
。このマイクロ命令は、タイミング発生回路６の動作を
指令する。タイミング発生回路６は、マイクロ命令に基
づきゲート開閉信号等の制御信号を所定のタイミングで
制御対象に供給すると共に、セレクタ２を制御すること
により１次命令アドレスの取得元を選択する。

すなわち、セレクタ２は、タイミング発生回路６からの
指令に応じて、外部から供給されるアドレスＡＩとアド
レス歩道回路７から供給されるアドレスＡ２のうち一方
を選択し、マイクロプログラム・カウンタ３にセットす
る。上記アドレスＡＩは２図示しない主メモリから読出
されたマクロ命令の命令コード等に対応して定まるアド
レスであり、そのマクロ命令に対するマイクロ・ルーチ
ンを格納しているマイクロプログラム・メモリ４内のル
ーチン先頭アドレスを指定する。

セレクタｌは９割込みマスク／変更回路８から供給され
る選択信号Ｓａとｓｂのうち、Ｓａのみがハイであれば
アドレスＡａを選択し、Ｓｂのみがハイであればアドレ
スＡｂを選択し１両者がローであればアドレスＡａ、ｂ
を選択する。なお９選択体号Ｓａとｓｂが同時にハイに
なることを禁止するため、優先付は等の適宜な競合解決
手法がソフトウェアやハードウェアによって行われる。

セレクタｌで選択されるアドレスＡａとＡｂは。

それぞれ割込み信号１ａとＩｂに対する本来の割込み処
理を指令するマイクロプログラム・メモリ４内のマイク
ロ、ルーチンの先頭アドレスである。

一方、アドレ％Ａａ、ｂは９割込み信号Ｉａもしくはｒ
ｂ又は両者がマスクされた場合に行われる変更された割
込み処理を指令するマイクロ・ルーチンの先頭アドレス
である。

セレクタ２は、タイミング発生回路６からアドレスＡＩ
の選択が指令された場合において割込みマスク／変更回
路８からの割込み信号Ｓｃがハイであるときは、アドレ
スＡ１の代わりに、セレクタ１から供給される割込み処
理用アドレス（Ａａ。

Ａｂ又はＡａ、ｂのうちの一つ）を選択してマイクロプ
ログラム・カウンタ３にセットする。この結果、上記各
アドレスＡａ、Ａｂ、Ａａ、ｂによって指定されたマイ
クロプログラム・メモリ４内の対応のマイクロ命令によ
り１割込み処理が開始される。

割込みマスク／変更回路８は、原因の異なる２種の割込
み信号Ｉａ、Ｉｂを受ける入力端子と。

これらの割込み信号を個別に禁止する個別マスク信号Ｍ
ａ、Ｍｂを受ける入力端子と、２種の割込みを−・律に
禁止する全マスク信号Ｍ　ａ　＋　ｂを受ける入力端子
を備えている。さらに、この割込みマスク／変更回路８
は１割込み信号Ｉａ、Ｉｂに基づく処理内容を条件付き
で変更する変更指令信号Ｃａ、Ｃｂを受ける入力端子を
備えている。

割込みマスク／変更回路８は、第２図に例示するように
、上記各種の信号によってセットされるフリップ・フロ
ップ（Ｆ／Ｆ）Ｆｌ〜Ｆ７と、アントゲ−）ＡＩ−Ａａ
及びオアゲート０１．０２から成る正論理の論理回路で
構成されている。

フリップ・フロップＦｌ−Ｆ７は対応の人力信号Ｉ　ａ
、　Ｍａ、　Ｃａ、　Ｍａ、ｂ　、　　Ｉ　ｂ、　Ｍｂ
及びＣｂの立上りでセットされ、ハイ信号を出力する。

マスク信号Ｍａ、Ｍｂ及びＭ　ａ　＋　ｂはプログラム
によりオン／オフされ、対応のフリップ・フロップＦ２
．Ｆ６及びＦ４はプログラムによってリセットされる。

また変更指令信号Ｃａ、Ｃｂのオン／オフと対応のフリ
ップ・フロップＦ３．Ｆ７のリセットは、プログラムと
コンソールからの指令とのいずれによって行われてもよ
い。

割込みマスク／変更回路８は、ハイに立上った割込み信
号Ｔａが個別マスク信号Ｍａと全マスク信号Ｍａ、ｂの
いずれによってもマスクされない場合には、アンドゲー
トＡ５とオアゲート０２の出力をハイに立上げることに
より、セレクタ１に供給する選択信号Ｓａと、セレクタ
２に供給する選択信号Ｓｃとをハイに立上げる。これに
より、セレクタ１と２で選択されたアドレスＡａがマイ
クロプログラム・カウンタ３に設定される。この結果９
割込み信号Ｉａに対応して予め定められている本来の割
込み処理が、マイクロプログラム・メモリ４内のアドレ
スＡａに格納されているマイクロ命令によって開始され
る。

同様に２割込みマスク／変更回路８は、ハイに立上った
割込み信号Ｉｂが個別マスク信号Ｍｂと全マスク信号Ｍ
ａ、ｂのいずれによってもマスクされない場合には、ア
ントゲ−）Ａａとオアゲート０２の出力をハイに立上げ
ることにより、セレクタ１に供給する選択信号ｓｂと、
セレクタ２に供給する選択信号Ｓｃとをハイに立上げる
。これにより、セレクタ１と２で選択されたアドレスＡ
ｂがマイクロプログラム・カウンタ３に設定される。

この結果１割込み信号１ｂに対応して予め定められてい
る本来の割込み処理が、マイクロプログラム・メモリ４
内のアドレスＡｂに格納されているマイクロ命令によっ
て開始される。

一方１割込みマスク／変更回路８は、変更指令信号Ｃａ
によってフリップ・フロップＦ３の出力がハイに設定さ
れている場合において、ハイに立上った割込み信号Ｉａ
が個別マスク信号Ｍａもしくは全マスク信号Ｍ　ａ　＋
　ｂ又は双方によってマスクされる場合には、セレクタ
１に供給する選択信号Ｓａをロー状態に保ったまま、ア
ンドゲートＡ２゜オアゲート０１．０２を介してセレク
タ２に供給する選択信号Ｓｃのみをハイに立上げる。こ
れにより、セレクタ１と２で選択されたアドレスＡａ＋
ｂがマイクロプログラム・カウンタ３に設定される。

同様に９割込みマスク／変更回路８は、変更指令信号ｃ
ｂによってフリップ・フロップＦ７の出力がハイに設定
されている場合において、ハイに立上った割込み信号１
ｂが個別マスク信号Ｍｂもしくは全マスク信号Ｍａ、ｂ
又は双方によってマスクされる場合には、セレクタ１に
供給する選択信号ｓｂをロー状態に保ったまま、アンド
ゲートＡ４、オアゲートＯｆ、０２を介してセレクタ２
に供給される選択信号Ｓｃのみをハイに立上げる。

これにより、セレクタ１と２で選択されたアドレスＡａ
、ｂがマイクロプログラム・カウンタ３に設定される。

上述のようにして選択されたアドレスＡ　ａ　＊　ｂに
基づきマイクロプログラム・メモリ４からマイクロ命令
が読出され、変更された割込み処理が開始される。この
変更された割込み処理は、処理開始の表示とこれに続く
動作の停止、あるいは２割込み信号１ａ、Ｔｂの探索と
その結果の記録など。

マスクされた割込みの存在を表示するものであれば適宜
なものであってよい。

以上、マイクロプログラムを実行するプロセッサの場合
について本発明を例示したが、主メモリ上のプログラム
を実行する通常のプロセッサについても本発明を適用で
きることは明らかである。

発明の効果 以上詳細に説明したように９本発明の割込み制御回路は
、マスクされる割込みの発生時に２本来のものとは異な
り割込みの発生を通知するための処理をプロセッサに行
わせる構成であるから９本来の処理の流れを乱すことな
く命令と割込みの発生との対応を明確化できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の割込み制御回路を含む
プロセッサの構成を示すブロック図、第２図は第Ｆ図の
割込みマスク／変更回路の構成の一例を示す回路図であ
る。 １．２・・セレクタ、３・・マイクロプログラム・カウ
ンタ、４・・マイクロプログラム・メモリ、５・・マイ
クロ命令レジスタ、６・・タイミング発生回路、８・・
割込みマスク／変更回路。 Ｉａ、Ｉｂ・・割込み信号、Ｍａ、Ｍｂ・・個別マスク
信号、　Ｍａ、ｂ　・・全マスク信号、Ｃａ、Ｃｂ・・
変更指令信号。

Claims (3)

【特許請求の範囲】
1. （１）複数の割込みの一つを受付けて該割込み原因に応
   じた第１の割込み処理を開始するプロセッサと、 該プロセッサが実行するプログラムに基づき前記複数の
   割込みを個別に禁止する個別マスク手段と、 前記プログラムに基づき前記複数の割込みの全てを禁止
   する全マスク手段と、 前記個別マスク手段もしくは全マスク手段又はその双方
   によってマスクされる割込みの発生時に、該割込み発生
   の通知に関する第２の割込み処理を前記プロセッサに行
   わせる手段を備えたことを特徴とする割込み制御回路。
2. （２）前記第２の割込み処理は、前記プロセッサの停止
   処理であることを特徴とする特許請求の範囲第１項記載
   の割込み制御回路。
3. （３）前記第２の割込み処理は、割込み原因の記録であ
   ることを特徴とする特許請求の範囲第１項記載の割込み
   制御回路。