JPS61157175A - ペデスタル・クランプ回路 - Google Patents

ペデスタル・クランプ回路

Info

Publication number
JPS61157175A
JPS61157175A JP59278728A JP27872884A JPS61157175A JP S61157175 A JPS61157175 A JP S61157175A JP 59278728 A JP59278728 A JP 59278728A JP 27872884 A JP27872884 A JP 27872884A JP S61157175 A JPS61157175 A JP S61157175A
Authority
JP
Japan
Prior art keywords
transistor
base
electric current
circuit
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59278728A
Other languages
English (en)
Inventor
Yasuhiko Tsuji
辻 保彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP59278728A priority Critical patent/JPS61157175A/ja
Publication of JPS61157175A publication Critical patent/JPS61157175A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複合映像信号をペデスタルレベルでクラン
プするペデスタル・クランプ回路のクランプレベルの変
動防止に関する。
〔従来の技術〕
従来、複合映像信号をペデスタルレベルにクランプする
場合、第2図に示すペデスタル・クランプ回路が用いら
れる。すなわち、このペデスタル・クランプ回路は、ペ
デスタル・クランプパルスによってペデスタルレベルを
設定するレベル設定回路2に対してクランプ出力回路4
を設置したものである。ペデスタル・クランプパルス(
P、C。
P)は、複合映像信号中のシンク信号と映像信号との間
のベデスクルレベル期間内に形成されたパルスである。
レベル設定回路2には、エミッタを共通にした一対のト
ランジスタ6.8からなる差動回路が設置され、トラン
ジスタ6.8のエミッタ側には、スイッチング素子とし
てのトランジスタ10および抵抗12の直列回路が接続
され、トランジスタ10のベースに設けられた入力端子
14には、ペデスタル・クランプパルスが加えられ、ト
ランジスタ6のベースには、電圧源16からペデスタル
レベル■、が設定される。
トランジスタ6.8のコレクタ側には、トランジスタ1
8.20からなる能動負荷としての電流ミラー回路が設
置され、また、トランジスタ8.20のコレクタから取
り出される差動電流は、トランジスタ22のベースに加
えられている。トランジスタ22のベース・エミッタ間
は、トランジスタ8のベース・コレクタ間に接続され、
トランジスタ6.8、負荷としてのトランジスタ18.
20およびトランジスタ22によって、全帰還差動増幅
器が構成される。したがって、ペデスタル・クランプパ
ルスによってトランジスタ10が導通するとき、トラン
ジスタ8のベースには、電圧源16で設定されたペデス
タルレベルV、が現れる。
また、クランプ出力回路4は、クランプ用トランジスタ
24、定電流源26、抵抗28.30およびコンデンサ
32で構成され、クランプ用トランジスタ240ベース
には、トランジスタ80ベースに現れるペデスタルレベ
ルVPが抵抗28を介して加えられるとともに、コンデ
ンサ32および抵抗30の直列回路上に形成された入力
端子34から複合映像信号が加えられる。
そして、電源端子36と接地点との間には駆動電源から
電圧VCCが加えられ、ペデスタル・クランプレベルに
設定された複合映像信号は、出力端子38から取り出す
ことができる。
〔発明が解決しようとする問題点〕
このようなペデスタル・クランプ回路では、入力端子3
4を無人力状態にした場合、トランジスタ24に流れる
電流がある程度大きく、トランジスタ24の電流増幅率
βが低いと、そのベース電流が大きくなり、コンデンサ
32にチャージされる以上の電流が必要となるため、ト
ランジスタ24のベース電位、すなわち、第2図中のP
点の電位が変動する。
このため、第3図のAをペデスタル・クランプパルスと
すると、P点電位は、第3図のBに示すようにパルスの
後縁レベルが緩やかな減衰状態で低レベルに移行する。
このような電位変動は、コンデンサ32の容量を大きく
すれば、ある程度抑制できるが、コンデンサ32の容量
の増大は、クランプ能力と関連するので、実際上、不可
能である。
そこで、この発明は、クランプ用トランジスタの電流増
幅率βのばらつきによるそのベース電位の変動を抑制し
ようとするものである。
〔問題点を解決するための手段〕
すなわち、この発明は、ペデスタル・クランプパルスに
応動して一定のクランプレベルを発生するレベル設定回
路と、このレベル設定回路のレベル設定出力および複合
映像信号が加えられ、その複合映像信号をペデスタル・
クランプパルスの期間だけペデスタル・クランプレベル
にレベル設定するクランプ用トランジスタとからなるペ
デスタル・クランプ回路において、前記クランプ用トラ
ンジスタが必要とするベース電流を算出し、前記クラン
プ用トランジスタのベースに供給する電流供給回路を設
置したものである。
〔作 用〕
したがって、この発明は、クランプ用トランジスタのベ
ースに必要とするベース電流を算出して流し込み、電流
増幅率βのばらつきによるベース電流の変動の影響を除
いている。
〔実施例〕
以下、この発明の実施例を図面を参照して詳細に説明す
る。
第1図はこの発明のペデスタル・クランプ回路の実施例
を示し、第2図に示すペデスタル・クランプ回路と同一
部分には同一符号を付しである。
第1図において、ペデスタル・クランプレベルを設定す
るレベル設定回路2は、トランジスタ6.8.10.1
8.20.22、抵抗12および電圧源16で構成され
、また、クランプ出力回路4において、トランジスタ2
4、定電流源26、抵抗28.30およびコンデンサ3
2で構成される部分は、第2図に示すペデスタル・クラ
ンプ回路と同様である。
そして、このペデスタル・クランプ回路は、クランプ出
力回路4のクランプ用トランジスタ24が必要とするベ
ース電流をトランジスタ24のコレクタ電流から算出し
てクランプ用トランジスタ24のベースに供給する電流
供給回路40を設置したものである。
すなわち、トランジスタ24のコレクタ側には、そのコ
レクタ電流から必要とするベース電流を算出するために
トランジスタ24と等価なトランジスタ42が直列に設
置されている。このトランジスタ420ベース側には、
そのベース電流をトランジスタ24のベースに供給する
トランジスタ44.46が設置されている。トランジス
タ44はダイオード接続されており、そのベース・コレ
クタとトランジスタ46のベースは共通化されて電流ミ
ラー回路が構成されている。
以上の構成において、その動作を説明する。
入力端子14に第3図のAに示すペデスタル・クランプ
パルスが加えられると、その高レベル(H)区間におい
て、トランジスタ10が導通し、トランジスタ8のベー
スには、ペデスタル・クランプレベル■、が設定される
。このペデスタル・クランプレベル■、は、抵抗28を
介してトランジスタ24のベースに加えられ、トランジ
スタ24のベースは、ペデスタル・クランプパルスに応
動してペデスタル・クランプレベルにレベル設定、すな
わち、クランプされる。
一方、入力端子34には、複合映像信号が加えられ、ト
ランジスタ24のベースには複合映像信号がコンデンサ
32を介して加えられる。
この結果、出力端子38には、ペデスタル・クランプレ
ベルにレベル設定された映像信号が出力される。
ここで、トランジスタ24に流れるコレクタ電流は、ト
ランジスタ42を介して流れ、トランジスタ24とトラ
ンジスタ42を等価であるとすると、トランジスタ24
が必要とするベース電流と同一のベース電流がトランジ
スタ42のベースに流れる。
このトランジスタ42に流れるベース電流は、トランジ
スタ44を通じて流れるため、トランジスタ44に流れ
る電流は電流ミ、ラー効果によってトランジスタ46に
流れる。トランジスタ46に流れる電流は、トランジス
タ24のベースに加えられ、トランジスタ24が必要と
するベース電流を充当することになる。
この結果、入力端子34に加えられる複合映像信号が無
人力状態になっても、トランジスタ24に流れるベース
電流は、トランジスタ42からのベース電流で強制的に
充当されるため、トランジスタ24の電流増幅率βのば
らつきによるP点電位の変動は、第3図のBにおいて破
線で示すB、、B2のように、確実に抑制することがで
きる。
したがって、黒信号レベルによる変動が解消され、安定
したペデスタル・レベルに設定された映像信号を得るこ
とができる。
〔発明の効果〕
以上説明したように、この発明によれば、クランプ用ト
ランジスタの電流増幅率βの製造上のばつきによる複合
映像信号の無人力時のそのベース点電位の変動を確実に
防止でき、半導体集積回路化を電流増幅率βのばらつき
を考慮することなく行うことができ、安定した動作特性
を得ることができる。
【図面の簡単な説明】
第1図はこの発明はペデスタル・クランプ回路の実施例
を示す回路図、第2図は従来のペデスタル・クランプ回
路を示す回路図、第3図はその動作を示す説明図である
。 2・・・レベル設定回路、4・・・クランプ出力回路、
24・・・クランプ用トランジスタ、40・・・電流供
給回路、42・・・トランジスタ、44.46・・・電
流ミラー回路を構成するトランジスタ。

Claims (2)

    【特許請求の範囲】
  1. (1)ペデスタル・クランプパルスに応動して一定のク
    ランプレベルを発生するレベル設定回路と、このレベル
    設定回路のレベル設定出力および複合映像信号が加えら
    れ、その複合映像信号をペデスタル・クランプパルスの
    期間だけペデスタル・クランプレベルにレベル設定する
    クランプ用トランジスタとからなるペデスタル・クラン
    プ回路において、前記クランプ用トランジスタが必要と
    するベース電流を算出し、前記クランプ用トランジスタ
    のベースに供給する電流供給回路を設置したことを特徴
    とするペデスタル・クランプ回路。
  2. (2)前記電流供給回路は、前記クランプ用トランジス
    タに流れる動作電流からそのベース電流を算出するトラ
    ンジスタと、このトランジスタで得られたベース電流を
    クランプ用トランジスタに与える電流ミラー回路とから
    構成したことを特徴とする特許請求の範囲第1項に記載
    のペデスタル・クランプ回路。
JP59278728A 1984-12-28 1984-12-28 ペデスタル・クランプ回路 Pending JPS61157175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59278728A JPS61157175A (ja) 1984-12-28 1984-12-28 ペデスタル・クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278728A JPS61157175A (ja) 1984-12-28 1984-12-28 ペデスタル・クランプ回路

Publications (1)

Publication Number Publication Date
JPS61157175A true JPS61157175A (ja) 1986-07-16

Family

ID=17601368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59278728A Pending JPS61157175A (ja) 1984-12-28 1984-12-28 ペデスタル・クランプ回路

Country Status (1)

Country Link
JP (1) JPS61157175A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61181277A (ja) * 1985-02-06 1986-08-13 Oki Electric Ind Co Ltd クランプ回路
JPH07154643A (ja) * 1993-11-25 1995-06-16 Nec Corp ラインサグ補償方式

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52119057A (en) * 1976-03-31 1977-10-06 Sony Corp Hold circuit
JPS5999879A (ja) * 1982-11-29 1984-06-08 Toshiba Corp 直流再生回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52119057A (en) * 1976-03-31 1977-10-06 Sony Corp Hold circuit
JPS5999879A (ja) * 1982-11-29 1984-06-08 Toshiba Corp 直流再生回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61181277A (ja) * 1985-02-06 1986-08-13 Oki Electric Ind Co Ltd クランプ回路
JPH07154643A (ja) * 1993-11-25 1995-06-16 Nec Corp ラインサグ補償方式

Similar Documents

Publication Publication Date Title
US4249136A (en) PWM Signal power amplifier
US4733196A (en) Current gain stage with low voltage drop
US4283683A (en) Audio bridge circuit
JPS61157175A (ja) ペデスタル・クランプ回路
JPS58103207A (ja) 増幅器の電源供給回路
JPH06169225A (ja) 電圧電流変換回路
JP2572758B2 (ja) 直流再生回路
JP2568690B2 (ja) 定電流回路
JPH0336096Y2 (ja)
JPS6089112A (ja) トランジスタ増幅回路
JPS5855452Y2 (ja) 負荷接地型定電流装置
JPS59183515A (ja) 可変利得差動増幅回路
SU1157573A2 (ru) Аналоговое запоминающее устройство
JPS61105628A (ja) クランプ回路
JPS60192464A (ja) 直流再生回路
JPH01305609A (ja) 出力回路
JPH0370012A (ja) エミッタホロワ回路
JPH0145245B2 (ja)
JPH0155772B2 (ja)
JPH05315877A (ja) クランプ回路
JPS62111508A (ja) 演算増幅器
JPH037409A (ja) バッファ回路
JPH04328613A (ja) 電源回路
JPH03123211A (ja) 電力増幅回路
JPS63304706A (ja) リミタ増幅回路