JPS61157050A - Ｑｐｓｋ信号の遅延検波回路 - Google Patents
Ｑｐｓｋ信号の遅延検波回路Info
- Publication number
- JPS61157050A JPS61157050A JP59276191A JP27619184A JPS61157050A JP S61157050 A JPS61157050 A JP S61157050A JP 59276191 A JP59276191 A JP 59276191A JP 27619184 A JP27619184 A JP 27619184A JP S61157050 A JPS61157050 A JP S61157050A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- carrier
- delay
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技鶴さ舒〕
本発明はＱＰＳＫ （ＱＵＡＲＴＥＲＬＹ ＰＨＡＳＥ
５ｒＦＴＫＥＹＩＮＧ ）信号の遅延検波回路に関す
る。
５ｒＦＴＫＥＹＩＮＧ ）信号の遅延検波回路に関す
る。
ＱＰＳＫ変調ではデータ２ビツト毎の４種のシンダル情
報を４種の送信キャリア位相に対応させる。そしてＱＰ
ＳＫ変復調器における位相θ工、θ。
報を４種の送信キャリア位相に対応させる。そしてＱＰ
ＳＫ変復調器における位相θ工、θ。
の変復調用直交キャリアＩ、Ｑと送受キャリア位相、変
復調シンダルの関係は第２図に示すＧＲＡＹ符号対応で
与えられる◎ たとえばシンゲル伝送レートをｆ ＳＹｍｂｄｓ／ｓｅ
ｅとすると、遅延検波では第３図に示すように受信中ヤ
リアを略１７ンメル間隔τ＝１／ｆだけ遅延させ、移相
器の移相量φを調整して復調用直交キャリアを得、次の
シンゲル対応受信キャリア位相に対する相対位相変化を
ＧＲＡＹ位相復調するものである。そしてこの復調シン
ゲルそのものが、原シン〆ルと一致する様に送信側のＧ
ＲＡＭ位相変調段以前で、予め符号処理を施している。
復調シンダルの関係は第２図に示すＧＲＡＹ符号対応で
与えられる◎ たとえばシンゲル伝送レートをｆ ＳＹｍｂｄｓ／ｓｅ
ｅとすると、遅延検波では第３図に示すように受信中ヤ
リアを略１７ンメル間隔τ＝１／ｆだけ遅延させ、移相
器の移相量φを調整して復調用直交キャリアを得、次の
シンゲル対応受信キャリア位相に対する相対位相変化を
ＧＲＡＹ位相復調するものである。そしてこの復調シン
ゲルそのものが、原シン〆ルと一致する様に送信側のＧ
ＲＡＭ位相変調段以前で、予め符号処理を施している。
第３図において、復調器入力キャリア角周波数をω。と
じて、位相０ｎのｎ番目のシンメル対応入力キャリアを
Ｃｎ＝ａｌｌ！（Ｑｃｔ十〇ｎ）とすると、位相θｎ−
１のｎ−１番目のシンプル対応入力ΦヤリアＣｎ−１を
遅延・移相処理した復調用直交キャリアエｔＱは次の（
１）式で与えられる。
じて、位相０ｎのｎ番目のシンメル対応入力キャリアを
Ｃｎ＝ａｌｌ！（Ｑｃｔ十〇ｎ）とすると、位相θｎ−
１のｎ−１番目のシンプル対応入力ΦヤリアＣｎ−１を
遅延・移相処理した復調用直交キャリアエｔＱは次の（
１）式で与えられる。
ここでｎを適当な整数として全移相量θが次の（２）式
で与えられるようにφを調整する。
で与えられるようにφを調整する。
３ ・・・（２）
θ＝ωｃｔ＋φ＝ ２ ｎπ−τπ
ここで位相検波器出力Ａ、 ｊ Ａ、は次の（３）式と
なる。
なる。
・・・（３）
このことは図式的には第２図に示す角度を受信キャリア
のシンはル間位相差と見做したときのその受信キャリア
のＩ、Ｑ軸への投影である。
のシンはル間位相差と見做したときのその受信キャリア
のＩ、Ｑ軸への投影である。
一方、第４図に示す同期検波回路では、入力キャリアＣ
ｎに対する相対位相がＮＸ７（Ｎは不特定整数）である
様な復調用位相連続直交キャリアＩ、ＱをＰＬＬ等によ
って再生してＧＲＡＹ位相復調を行なう。この場合は、
入力キャリアの相対位相変化をＧＲＡＹ復調する遅延検
波と異なシ、復調出力から厚シン〆ルを得るためにＭＯ
Ｄ ４の差分復号器およびその前後にシンゲル１，０と
１．１を交換するＧＲＡＹ変換器が必要である・遅延検
波の復調用直交キャリアＩｔＱは入力キャリアそのもの
を遅延処理して得ているため、低Ｃ／Ｎの条件下ではノ
イズのない復調用キャリアを用いる同期検波に比べて誤
シ率が高くなるが、Ｃ／’Ｎ比が良好であれば復調器の
構成が簡単であシ極めて実用に適している。
ｎに対する相対位相がＮＸ７（Ｎは不特定整数）である
様な復調用位相連続直交キャリアＩ、ＱをＰＬＬ等によ
って再生してＧＲＡＹ位相復調を行なう。この場合は、
入力キャリアの相対位相変化をＧＲＡＹ復調する遅延検
波と異なシ、復調出力から厚シン〆ルを得るためにＭＯ
Ｄ ４の差分復号器およびその前後にシンゲル１，０と
１．１を交換するＧＲＡＹ変換器が必要である・遅延検
波の復調用直交キャリアＩｔＱは入力キャリアそのもの
を遅延処理して得ているため、低Ｃ／Ｎの条件下ではノ
イズのない復調用キャリアを用いる同期検波に比べて誤
シ率が高くなるが、Ｃ／’Ｎ比が良好であれば復調器の
構成が簡単であシ極めて実用に適している。
ところで遅延検波において、ω。、τの変化Δω。、Δ
τが（２）式の規定位相角θに及ぼす影響Δθは、次の
（４）式で与えられる。
τが（２）式の規定位相角θに及ぼす影響Δθは、次の
（４）式で与えられる。
したがって（２）式の規定位相角からの許容偏差をｌα
１度とした場合、Δτ＝０のときの入力キャリア周波数
ｆｃの許容変化ΔｆｅおよびΔ／Ｃ＝Ｏのときのτの許
容変化Δτの条件は次の（５）式で与えられる。
１度とした場合、Δτ＝０のときの入力キャリア周波数
ｆｃの許容変化ΔｆｅおよびΔ／Ｃ＝Ｏのときのτの許
容変化Δτの条件は次の（５）式で与えられる。
・・・（５）
たとえば許容後ｐｌ誤シ率劣化条件よシ１αｌ＝５゜と
すれば ／ ＝ Ｔ？５−？５ＴＸ １６２ ＭＨｚ 、 ｒ
＝ ’ ＝ ６１．７９０１ ｎａ 。
すれば ／ ＝ Ｔ？５−？５ＴＸ １６２ ＭＨｚ 、 ｒ
＝ ’ ＝ ６１．７９０１ ｎａ 。
ｆｃ ＝１４０ ＭＨｚの場合、
１ΔｆｃｌΔｒ−０（２２４，７ｋＨｚ 、 ｌΔτ１
Δｆｃ−０（０，０９９２ｎ畠となる。
Δｆｃ−０（０，０９９２ｎ畠となる。
Δｆｃは、伝送過程での何度かの周波数変換によって、
またΔτは遅蔦線の精度、温度特性によって、上記の条
件を維持することは難しい。
またΔτは遅蔦線の精度、温度特性によって、上記の条
件を維持することは難しい。
このため移相器φの初期調整、入力キャリアの絶対周波
数制御形ＡＦＣ、温度変化軽減のために遅延線を２個使
用する相対遅延回路等が必要である。またΔｆｅ 、ｌ
τの双方の影響を自動補償する位相誤差Δ−を検出帰還
して移相器の移相量φや入力キャリア周波数を制御する
方法も考案されている。
数制御形ＡＦＣ、温度変化軽減のために遅延線を２個使
用する相対遅延回路等が必要である。またΔｆｅ 、ｌ
τの双方の影響を自動補償する位相誤差Δ−を検出帰還
して移相器の移相量φや入力キャリア周波数を制御する
方法も考案されている。
上記、後者の位相誤差検出回路は、シンゲル間隔τ毎に
不変であるか、または十−またはπだけ位相の変化する
入力ＱＰＳＫ信号に対応して第５図に示すようＫＩ、Ｑ
キャリアとの位相差間で全く同一の位相差検出特性を有
するものを用いるので、ルーｆｆ１ｌｉ御に゛よる全移
相量は、τの誤差次第で（２）式の規定のθまたはθ±
ｉまたはθ＋πの４種類のうちのいずれかＫなる。
不変であるか、または十−またはπだけ位相の変化する
入力ＱＰＳＫ信号に対応して第５図に示すようＫＩ、Ｑ
キャリアとの位相差間で全く同一の位相差検出特性を有
するものを用いるので、ルーｆｆ１ｌｉ御に゛よる全移
相量は、τの誤差次第で（２）式の規定のθまたはθ±
ｉまたはθ＋πの４種類のうちのいずれかＫなる。
そして受信キャリアＣｎの１シンゴル前の受信キャリア
Ｃｎ−１との相対位相差に対するＧＲＡＹ位相復調出力
ＡＩｊ Ａ、は（３）式あるいは、ｃｎ−、を２位相シ
フトして得られるキャリアＩｔＱ軸に対するＣｎの投影
で与えられるから（ｔ） ｔ （２）式の規定のＩｔＱ
ギヤリアと士−またはπだけ異なる位相のＩｔＱキャリ
アによる復調出力ＡＸＩ Ａ、は次の第１表に示すよう
になる。
Ｃｎ−１との相対位相差に対するＧＲＡＹ位相復調出力
ＡＩｊ Ａ、は（３）式あるいは、ｃｎ−、を２位相シ
フトして得られるキャリアＩｔＱ軸に対するＣｎの投影
で与えられるから（ｔ） ｔ （２）式の規定のＩｔＱ
ギヤリアと士−またはπだけ異なる位相のＩｔＱキャリ
アによる復調出力ＡＸＩ Ａ、は次の第１表に示すよう
になる。
この第１表において、たとえば復調用キャリア位相角が
規定のθに対して＋丁の場合、復調出力は本来の人□出
力がＡ、出力に、また本来のＡ、出力の反転がＡ工出力
に表われることがあシ、正しい復調シン２ルを得られな
いことがある◎このためτの誤差に応じて復調用ヤヤリ
ア位相角を規定のθとするためのφの初期調整が必要で
あった。この調整は単に位相復調アイパターンのアイ開
口率が最大となるようにするだけでは誤った位相角とな
るため固定パターンデータによる復調シンゲルチェック
等も必要であった。
規定のθに対して＋丁の場合、復調出力は本来の人□出
力がＡ、出力に、また本来のＡ、出力の反転がＡ工出力
に表われることがあシ、正しい復調シン２ルを得られな
いことがある◎このためτの誤差に応じて復調用ヤヤリ
ア位相角を規定のθとするためのφの初期調整が必要で
あった。この調整は単に位相復調アイパターンのアイ開
口率が最大となるようにするだけでは誤った位相角とな
るため固定パターンデータによる復調シンゲルチェック
等も必要であった。
本発明は上記の事情に鑑みてなされたもので、遅延キャ
リアの位相が、検波出力アイ？４ターンのアイ開口率が
最大となる９０’毎０４種の不特定安定位相のいずれで
あっても、正規の復調シンビルを得ることができるＱＰ
ＳＫ信号の遅延検波回路を提供することにある。
リアの位相が、検波出力アイ？４ターンのアイ開口率が
最大となる９０’毎０４種の不特定安定位相のいずれで
あっても、正規の復調シンビルを得ることができるＱＰ
ＳＫ信号の遅延検波回路を提供することにある。
本発明は、無変調プリアングル期間の検波出力２ビツト
７ンゲルを用いて、続くデータ変調期間の検波出力２ピ
ツトシ／〆ルの極性及びまたはピット交換の制御を行な
い遅延位相誤、９によるシンぎル誤シを訂正することを
特徴とするものである。
７ンゲルを用いて、続くデータ変調期間の検波出力２ピ
ツトシ／〆ルの極性及びまたはピット交換の制御を行な
い遅延位相誤、９によるシンぎル誤シを訂正することを
特徴とするものである。
以下本発明の一実施例を図面を参照して詳細に説明する
・ すなわちＱＰＳＫ信号の遅延検波に訃いて、親キャリア
の全移相角が（２）式の規定値と±ｉまたはπ異なる場
合、位相誤差検出回路は、誤差信号を生成せず、また位
相復調アイ・母ターン開口率も最大であるが、この場合
、第１表に示すように正しい復調シンゲルが得られない
。この第１表から各復調キャリア位相角と復調シンゲル
および無定調時復調シンゲルの関係は第２表に示す如く
である。
・ すなわちＱＰＳＫ信号の遅延検波に訃いて、親キャリア
の全移相角が（２）式の規定値と±ｉまたはπ異なる場
合、位相誤差検出回路は、誤差信号を生成せず、また位
相復調アイ・母ターン開口率も最大であるが、この場合
、第１表に示すように正しい復調シンゲルが得られない
。この第１表から各復調キャリア位相角と復調シンゲル
および無定調時復調シンゲルの関係は第２表に示す如く
である。
第 ２ 表
本発明はこのような関係を用いて、ＱＰＳＫ信号の無変
調プリアンブル期間の復調シンゲル（Ｄ□。。
調プリアンブル期間の復調シンゲル（Ｄ□。。
ＤＱｏ）によって、第６図に示すクロ、り図の回路を次
のアルゴリズムで制御して、復調キャリアの位相が４種
のいずれの場合にも、正規の復調シンボルを得るように
するものである。すなわち、 ■ＤＸ０とり、。の排他的論理和に基づいて、ＤＫとＤ
Ｑとを交換する。
のアルゴリズムで制御して、復調キャリアの位相が４種
のいずれの場合にも、正規の復調シンボルを得るように
するものである。すなわち、 ■ＤＸ０とり、。の排他的論理和に基づいて、ＤＫとＤ
Ｑとを交換する。
■ＤＩ０とり、。に基づいてそれぞれＤ工。、ＤＱｏを
反転する。
反転する。
なお第６図において、ＱＳＰＫ位相検波データＤ□、Ｄ
Ｑは極性制御＆クロススイッチャ１およびプリアングル
データラッチ２へ与えられるＯそしてプリアンブルデー
タラッチ２はプリアングルゲートで制御し、この出力を
制御ロジック３を介して上記極性制御＆クロススイ、ツ
チャ１を制御する。
Ｑは極性制御＆クロススイッチャ１およびプリアングル
データラッチ２へ与えられるＯそしてプリアンブルデー
タラッチ２はプリアングルゲートで制御し、この出力を
制御ロジック３を介して上記極性制御＆クロススイ、ツ
チャ１を制御する。
第１図は本発明の一実施例を示すブロック図でおる。図
中１０は基本遅延検波部、２ｏは位相誤差検出部、３０
は極性制御＆クロススイッチ部である。受信キャリアＣ
ｎは基本遅延検波部１０へ入力され第１．第２の乗算器
１１．１２および遅延回路１３へそれぞれ与えられる。
中１０は基本遅延検波部、２ｏは位相誤差検出部、３０
は極性制御＆クロススイッチ部である。受信キャリアＣ
ｎは基本遅延検波部１０へ入力され第１．第２の乗算器
１１．１２および遅延回路１３へそれぞれ与えられる。
そして遅延回路１３の出力は第１のシフト回路１４でφ
だけシフトして一方の直交キャリアエを第１の乗算器１
１へ与え、さらに第２のシフト回路１５で一五シ７トし
て他方の直交キャリアθを第２の乗算器１２へ与える０
そして第１Ｔ第２の乗算器１１．１２の出力をそれぞれ
ローノ臂スフィルタ１６．１７およびシュミットトリガ
１Ｂ 、１９を介して出力する。
だけシフトして一方の直交キャリアエを第１の乗算器１
１へ与え、さらに第２のシフト回路１５で一五シ７トし
て他方の直交キャリアθを第２の乗算器１２へ与える０
そして第１Ｔ第２の乗算器１１．１２の出力をそれぞれ
ローノ臂スフィルタ１６．１７およびシュミットトリガ
１Ｂ 、１９を介して出力する。
なお上記ローΔスフイルタ１６．２７の出力は位相誤差
検出部２０へ与える。位相誤差検出部２０でハ、上記ロ
ーースフィルタ１６．１７の出力を第３．第４の乗算器
２１．２２の一方の入力へは直接、他方の入力へはリミ
ッタ２３゜２４を介して与える＠そして第３．第４の乗
算器２１．２２の出力を減算器２５で減算し、ループフ
ィルタ２６を介して第１のシフト回路１４へ与えてシフ
ト量φを制御するよう、にしている。したがりて上記シ
フト量φを、たとえば手動で制御する場合はこの位相誤
差検出部２０は設けなくともよい。
検出部２０へ与える。位相誤差検出部２０でハ、上記ロ
ーースフィルタ１６．１７の出力を第３．第４の乗算器
２１．２２の一方の入力へは直接、他方の入力へはリミ
ッタ２３゜２４を介して与える＠そして第３．第４の乗
算器２１．２２の出力を減算器２５で減算し、ループフ
ィルタ２６を介して第１のシフト回路１４へ与えてシフ
ト量φを制御するよう、にしている。したがりて上記シ
フト量φを、たとえば手動で制御する場合はこの位相誤
差検出部２０は設けなくともよい。
さらに３０は極性制御＆クロススイッチ部である。すな
わちシュミットトリガ１８，１９０出力ＤＩ、ＤＱをフ
リッグフロッ７Ｄｓ ｘ ｐ ｓ ｘのデータ入力およ
びＥＸ−ＯＲダート３３．３４の一方の入力へ与える。
わちシュミットトリガ１８，１９０出力ＤＩ、ＤＱをフ
リッグフロッ７Ｄｓ ｘ ｐ ｓ ｘのデータ入力およ
びＥＸ−ＯＲダート３３．３４の一方の入力へ与える。
そしてフリ、デフ０ツブ３１のＱ出力を１；Ｘ−０Ｒｆ
−ト３３，３５の他方の入力へ与え、回出力をＥＸ−Ｏ
Ｒゲート３６の他方の入力へ与える・またフリラグフロ
ッグ３２のＱ出力をＥＸ−ＯＲｆ −） ３５ 、３６
（Ｄ一方）入力およびＩＪ−ＯＲゲート３４の他方の入
力へ与える。そしてＥＸ−ＯＲゲート３３の出力をノ９
ツ７アＪ７．３８の各入力へ与え、またＥＸ−ＯＲゲー
ト３４の出力をパ、ファ３ｙ、４０の各入力へ与える。
−ト３３，３５の他方の入力へ与え、回出力をＥＸ−Ｏ
Ｒゲート３６の他方の入力へ与える・またフリラグフロ
ッグ３２のＱ出力をＥＸ−ＯＲｆ −） ３５ 、３６
（Ｄ一方）入力およびＩＪ−ＯＲゲート３４の他方の入
力へ与える。そしてＥＸ−ＯＲゲート３３の出力をノ９
ツ７アＪ７．３８の各入力へ与え、またＥＸ−ＯＲゲー
ト３４の出力をパ、ファ３ｙ、４０の各入力へ与える。
そしてＥＸ−ＯＲゲート３５の出力によυノ９、ファ３
８．３９をダート制御する。同様にＥＸ−ＯＲｆ−ト３
６の出力によシノシツ７ア３７゜４０をダート制御する
。そしてノぐツファ３７゜３９の出力を並列に接続して
検波出力Ｄ＠を得る。
８．３９をダート制御する。同様にＥＸ−ＯＲｆ−ト３
６の出力によシノシツ７ア３７゜４０をダート制御する
。そしてノぐツファ３７゜３９の出力を並列に接続して
検波出力Ｄ＠を得る。
またバッファ３ｇ、４０の出力を並列に接続して検波出
力Ｄｆを得るようにしている。なおフリッｆ７０．″ｆ
ｓｘ、ｓ２のクロ、り端子には遅延回路４１を介してグ
リアングルゲート／４ルスを与える。
力Ｄｆを得るようにしている。なおフリッｆ７０．″ｆ
ｓｘ、ｓ２のクロ、り端子には遅延回路４１を介してグ
リアングルゲート／４ルスを与える。
すなわち、第１図に示すブロック図では、ＱＰＳＫ信号
の無変調グリアンプル期間のダートノ臂ルスを遅延させ
フリップフロップによってプリアンブル復調シンぎルを
ラッチし＼これを用いて前述の原理に基づいた制御を行
なうものである。なお次の第３表は各部のデータを示す
ものである。
の無変調グリアンプル期間のダートノ臂ルスを遅延させ
フリップフロップによってプリアンブル復調シンぎルを
ラッチし＼これを用いて前述の原理に基づいた制御を行
なうものである。なお次の第３表は各部のデータを示す
ものである。
〔発明の効果〕
以上のように本発明によれば、第１図に示す実施例のよ
うに位相誤差信号帰還による可変幅９０°以上の可変移
相器を用いた制御ルーｆまたはＡＦＣループを持った遅
延検波回路と組合せた場合は無調整化ができる。
うに位相誤差信号帰還による可変幅９０°以上の可変移
相器を用いた制御ルーｆまたはＡＦＣループを持った遅
延検波回路と組合せた場合は無調整化ができる。
そして位相誤差信号を帰還せず、絶対周波数制御形のＡ
ＦＣを持った遅延検波回路と組合せた場合も、調整可変
幅が従来の１７４の９０°の可変移相器を用いることが
でき、調整は単にアイ開口率を最大にすればよく極めて
簡単にできる。
ＦＣを持った遅延検波回路と組合せた場合も、調整可変
幅が従来の１７４の９０°の可変移相器を用いることが
でき、調整は単にアイ開口率を最大にすればよく極めて
簡単にできる。
しかして、本発明によれば遅延キャリアの位相が、検波
出力アイパターンのアイ開口率が最大となる９０°毎の
４種の不特定安定位相のいずれであっても、正規の復調
シンゲルを得ることができるＱＰＳＫ信号の遅延検波回
路を提供することができる。
出力アイパターンのアイ開口率が最大となる９０°毎の
４種の不特定安定位相のいずれであっても、正規の復調
シンゲルを得ることができるＱＰＳＫ信号の遅延検波回
路を提供することができる。
第１図は本発明の一実施例を示すグロック図、第２図は
ＧＲＡＹ符号対応の変復調シンゲルの関係を示す図、第
３図は従来の遅延検波回路の一例を示すブロック図、第
４図は従来の同期検波回路の一例を示すプロ、り図、第
５図は位相誤差検出回路の特性を示す図、第６図は本発
明の詳細な説明するグロック図である。 １０・・・基本遅延検波部、２０・・・位相誤差検出部
、３０−・・極性制御＆クロススイッチ部。 出願人代理人 弁理士 鈴 江 武 彦昭和 年 月
日
ＧＲＡＹ符号対応の変復調シンゲルの関係を示す図、第
３図は従来の遅延検波回路の一例を示すブロック図、第
４図は従来の同期検波回路の一例を示すプロ、り図、第
５図は位相誤差検出回路の特性を示す図、第６図は本発
明の詳細な説明するグロック図である。 １０・・・基本遅延検波部、２０・・・位相誤差検出部
、３０−・・極性制御＆クロススイッチ部。 出願人代理人 弁理士 鈴 江 武 彦昭和 年 月
日
Claims (2)
- （１）入力キャリア信号を遅延して復調用直交キャリア
を得て上記入力キャリア信号とそれぞれ乗算して乗算出
力の直流分を得る基本遅延検波部と、無変調プリアンブ
ル期間の上記遅延検波部の検波出力の２ビットシンボル
を用いて続くデータ変調期間の検波出力２ビットシンボ
ルの極性およびビット交換を制御するＱＰＳＫ信号の遅
延検波回路。 - （２）特許請求の範囲第１項記載のものにおいて、基本
遅延検波部の復調用直交キャリアのシフト量を位相誤差
検出部で制御するＱＰＳＫ信号の遅延検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276191A JPS61157050A (ja) | 1984-12-28 | 1984-12-28 | Ｑｐｓｋ信号の遅延検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276191A JPS61157050A (ja) | 1984-12-28 | 1984-12-28 | Ｑｐｓｋ信号の遅延検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61157050A true JPS61157050A (ja) | 1986-07-16 |
Family
ID=17565964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59276191A Pending JPS61157050A (ja) | 1984-12-28 | 1984-12-28 | Ｑｐｓｋ信号の遅延検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61157050A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04114883U (ja) * | 1991-03-26 | 1992-10-09 | 日産デイーゼル工業株式会社 | 自動車の搭載部品の仮保持構造 |
-
1984
- 1984-12-28 JP JP59276191A patent/JPS61157050A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04114883U (ja) * | 1991-03-26 | 1992-10-09 | 日産デイーゼル工業株式会社 | 自動車の搭載部品の仮保持構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1241068A (en) | Carrier recovery circuit | |
| US4234957A (en) | Method and apparatus for generating timing phase error signals in PSK demodulators | |
| US4458356A (en) | Carrier recovery circuit | |
| US4528512A (en) | Timing synchronizing circuit for demodulators | |
| CA1157112A (en) | Quadriphase differential demodulator | |
| JPH0846661A (ja) | Ｑａｍ搬送波を再生する方法および装置 | |
| CA2361032C (en) | Clock reproduction circuit | |
| JPS61157050A (ja) | Ｑｐｓｋ信号の遅延検波回路 | |
| US4859959A (en) | Data demodulator carrier phase error detector | |
| JPH11331291A (ja) | 自動利得制御方法および自動利得制御を備えた復調装置 | |
| JPH0142537B2 (ja) | ||
| JPH01287490A (ja) | ロランｃ航行信号伝送などにメッセージ通信を乗せる際に、航行誤差及び空間波航行位置誤差を減じるための方法及びシステム | |
| US4362997A (en) | Quadriphase differential demodulator | |
| JP3417534B2 (ja) | ディジタル復調器 | |
| JPS6173459A (ja) | Ｄｐｓｋ信号の遅延検波回路装置 | |
| EP0434689B1 (en) | Synchronous receiver for minimum shift keying transmission | |
| JPH06205067A (ja) | 準同期検波復調回路 | |
| JPH02203645A (ja) | 準同期型復調器 | |
| JP3245879B2 (ja) | ディジタル復調器 | |
| JPS6159579B2 (ja) | ||
| JPS6030240A (ja) | コヒ−レントｑｐｓｋ伝送装置 | |
| JPS63217753A (ja) | キヤリア再生回路 | |
| JPS60189354A (ja) | 通信方式 | |
| JPS62214735A (ja) | モデムのトレ−ニング検出回路 | |
| JPH0817407B2 (ja) | 信号系列検出方法 |