JPS61156850A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置及びその製造方法に関し、待にＭＩ
Ｓ構造のキャパシタを有する高性能論理回路あるいはア
ナログフィルター回路等に用いられるものである。

〔発明の技術的背景とその問題点〕

従来、高性能論理回路やアナログフィルター回路に用い
られているＭＩＳ型のキャパシタの構造は以下のように
分類することができるが、それぞれに利点及び欠点があ
る。

（Ｉ＞半導体基板上に熱酸化膜又は気相成長法によりキ
ャパシタ絶縁膜を形成し、その上に上層の電極を形成し
た構造。

この構造では通常の半導体製造工程でキャパシタを形成
することができ、キャパシタを形成するための特別の工
程を必畏としないという利点がある。しかし、奇生容量
が大きく、キャパシタの容量が小さい場合には不利にな
る。

（ＩＩ＞多結晶シリコン、高融点金属又は高融点金属シ
リサイドのパターン上にキャパシタ絶縁膜を形成し、そ
の上に上層の電極を形成した構造。

この構造では厚いフィールド酸化膜上にキャパシタを形
成することができ、寄生容量が小さいという利点がある
。しかし、キャパシタ絶縁膜の欠陥の影響を回避するた
めに膜厚を厚くする必要があり、単位面積当りの容量が
小さくなるという欠点がある。

（Ｉｎ）絶縁膜を介在させた下層及び上層の金属配線に
よりキャパシタを構成したもの。

この構造では上記（ＩＩ）と同様な利点がある。

しかし、金属配線にヒロック（突起）が生じること、ま
たキャパシタ絶縁膜となる層間の絶縁膜を低温で気相成
長させなければならないため欠陥密度が高いことなどか
ら、これらの影響を回避するために膜厚を厚くする必要
があり、単位面積当りの容量が小さくなるという欠点が
ある。

上述した３種の構造のうち、（ＩＩ）の構造を有するキ
ャパシタについて、第３図を参照して更に詳細に説明す
る。。

第３図において、シリコン基板１表面には厚い酸イヒ膜
２が形成されており、この酸化１１！２上には例えばＭ
ｏＳｉ２膜を堆積した後、パターニングすることにより
下層電極３が形成されている。また、全面に例えばＣＶ
Ｄ酸化膜４が堆積され、前記下層電極３上の部分が選択
的に除去されてキャパシタ形成用の開孔部が設けられて
いる。更に、ＣＶＤ酸化膜４の開孔部内で前記下層電極
３と直接接触するように全面に例えば窒化シリコン膜か
らなるキャパシタ絶縁膜５が形成されている。このキャ
パシタ絶縁［１５上には例えば八２又はＡｌ合金からな
る上層電極中が形成されている。

上記構造のキャパシタではキャパシタ絶縁膜５の膜厚は
通常２００〜２０００人の範囲で選択されるが、膜厚が
薄い場合又は上層電極材料を堆積する前にフッ酸等を用
いた酸処理あるいは酸素プラズマ処理による清浄化を行
なった場合にピンホール７が発生することがある。この
ようなピンホール７が存在すると、下層電極３と上層電
極６との間で短絡が生じる。また、ピンホールが完全に
貫通していない場合でも絶縁耐圧が著しく低下し、デバ
イスの信頼性を低下させる。特に、キャパシタ絶縁膜と
して窒化シリコン膜を用いた場合には、フッ酸処理によ
り絶縁耐圧が著しく低下することが知られている。

、・・ン、。

シたがって、このような絶縁耐圧の低下を防止するため
には、キャパシタ絶縁膜の膜厚をある程度厚くしなけれ
ばならないが、膜厚を厚くすれば単位面積当りの容量が
小さくなるため、寄生容量の影響が大きくなり、また所
定の容量を得るのに広いキャパシタ面積を必要とし、高
集積化を達成することができない。

〔発明の目的〕

本発明は上記事情に鑑みてなされたものであり、奇生容
量が小さい構造で、薄いキャパシタ絶縁膜を用いること
ができ、単位面積当りの容量が大きく、しかも絶縁耐圧
が低下せず信頼性の高いキャパシタを有する半導体装置
及びこのような半導体装置を簡便に製造し得る方法を提
供しようとするものである。

（発明の概要） 本願第１の発明の半導体装置は、半導体基板を被覆する
絶縁膜上に順次積層した形成された下層電極、キャパシ
タ絶縁膜及び上層電極からなるキャパシタを有する半導
体装置において、前記下層電極を高温耐熱性及び被酸化
性を有する材料で形成するとともに、前記キャパシタ絶
縁膜と上層電極との間に耐酸性を有する導電性保護膜を
介在させたことを特徴とするものである。

このような半導体装置によれば、下層電極が高温耐熱性
を有するので、キャパシタ絶縁膜は高温気相成長により
形成された高密度かつ欠陥密度の低いものを用いること
ができる。また、キャパシタ絶縁膜上に耐酸性の導電性
保護膜を形成しているので、キャパシタ絶縁膜がフッ酸
等により侵されるのを防止することができる。なお、耐
酸性とは、酸素プラズマに対する耐蝕性も含むものとす
る。したがって、キャパシタ絶縁膜を薄クシて単位面積
当りの容量を大ぎくすることができ、しかも信頼性が低
下することがない。

また、本願第２の発明の半導体装置の製造方法は、半導
体基板を被覆する絶縁膜上に高温耐熱性及び被酸化性を
有する下層電極材料を堆積した後、パターニングして下
層電極を形成する工程と、該下層電極上にキャパシタ絶
縁膜を形成する工程と、該キャパシタ絶縁膜上に耐酸性
を有する導電性保護膜を堆積した後、パターニングする
工程と、該導電性像！！躾パターンの表面をフッ酸等の
酸処理あるいは酸素プラズマ処理等により清浄化処理す
る工程と、該導電性保護膜上に上層電極材料を堆積した
後、パターニングして上層電極を形成する工程とを具備
したことを特徴とするものである。

このような方法によれば、本願第１の発明の半導体装置
を簡便な工程で製造することができる。

なお、下層電極が被酸化性を有するので、キャパシタ絶
縁膜を形成した後、導電性保護膜を堆積する前に、酸化
処理を行ない、キャパシタ絶縁膜に生じた欠陥（ピンホ
ールなど）の下の下層電極表面に酸化膜を形成すれば、
キャパシタ絶縁膜の耐圧の低下を確実に防止することが
でき、信頼性をより一層向上することができる。

〔発明の実施例〕

以下、本発明の実施例を第１図（ａ）〜（Ｃ）に示す製
造方法を併記して説明する。

まず、例えばＰ型シリコン基板１１表面にフィールド酸
化Ｍ！１２を形成する。次に、スパッタ法により全面に
膜厚２０００〜４０００人の　ＭＯ８ｉｚ膜を堆積した
後、ケミカルドライエツチング（ＣＤＥ）法又は反応性
イオンエツチング（ＲＩＥ）法によりパターニングして
下層電極１３を形成する。この下層電極１３を構成する
ＭＯＳｉ２は高温耐熱性及び被酸化性を有する（第１図
（ａ）図示）。つづいて、全面にＣＶＤ酸化膜１４を堆
積した後、前記下層電極１３上の部分を選択的にエツチ
ングしてキャパシタ形成予定部に開孔部１５を設ける。

つづいて、高温気相成長法により全面にキャパシタ絶縁
膜となる膜厚２００〜２０００人の窒化シリコン［１１
６を膜厚のバラツキが±５％以内になるように制御して
堆積する（同図（ｂ）図示）。次いで、ＣＶＤ法により
全面に不純物ドープ多結晶シリコン膜を堆積した後、パ
ターニングして多結晶シリコンパターン１７を形成する
。この多結晶シリコンパターン１７はフッ酸等に対して
耐酸性を有し、前記窒化シリコン膜１６の保護膜となる
。つづいて、多結晶シリコンパターン１７の表面をフッ
酸等を用いて酸処理し、清浄化する。つづいて、全面に
Ａλ又はＡｊ２合金を蒸着した後、パターニングして上
層電極１８を形成し、キャパシタを形成する（同図（Ｃ
）図示）。

第１図（Ｃ）に示すキャパシタでは下層電極１３が高温
耐熱性を有するので、キャパシタ絶縁膜としては高温気
相成長により形成された高密度かつ欠陥密度の低い窒化
シリコン膜１６を用いることができる。また、窒化シリ
コン膜１６上に耐酸性の多結晶シリコンパターン１７が
形成されているので、第１図（Ｃ）の工程における酸処
理時に窒化シリコン膜１６がフッ酸等により侵されるの
を防止することができる。したがって、窒化シリコンｌ
ｌ１１１６を薄くして単位面積当りの容量を大きくする
ことができ、しかも信頼性が低下することがない。

なお、第２図に示すキャパシタのように、第１図（ｂ）
に対応する工程の後、キャパシタ絶縁膜となる窒化シリ
コン膜１６の表面にビンホール１９が存在することを想
定して、保護膜となる多結晶シリコン膜を堆積する前に
酸化処理を行ない、下層電極１３の表面に熱酸化膜２０
を形成してもよい。

このようにすれば、キャパシタ絶縁膜の耐圧劣化を確実
に防止することができ、キャパシタの信頼性をより一層
向上することができる。

実際に、本発明のキャパシタでは絶縁耐圧が向上するこ
とを第４図（ａ）〜（Ｃ）を参照して説明する。なお、
第４図（ａ）〜（Ｃ）はいずれもキャパシタ絶縁膜＜ｍ
厚５００人の窒化シリコンＩＩ　）の耐圧分布を示すも
のであり、横軸が耐圧、縦軸が発生頻度である。

第４図（ａ）は耐圧モードを説明する図であり、Ａモー
ド、Ｂモード及びＣモードの３種類に大別できる。すな
わち、クリーンルームや製造装置でのダストにより欠陥
が生じた場合には、Ａモードに示すような初期不良型の
分布を示し、耐圧は著しく低い。また、膜質が局所的に
変質している場合や薄い場合には、Ｂモードに示すよう
な耐圧劣化型の分布を示す。なお、Ｃモードは、膜本来
の耐圧である真性耐圧モードを示すものである。第４図
（ｂ）は、第３図に示す従来の構造のキャパシタにおけ
る耐圧分布を示すものであるが、ＡモードとＢモードが
混在した分布を示している。これは、上層電極６を形成
する前に３％フッ酸溶液を用いて３０秒間行なった清浄
化処理によりキャパシタ絶縁膜である窒化シリコン膜に
（ンホールが発生したためであると考えられる。これに
対して、第４図（Ｃ）は第１図（Ｃ）に示す本発明のキ
ャパシタにおける耐圧分布を示すものであるが、Ｂモー
ドとＣモードとの中間のＣモード側にピークがある。こ
れは、窒化シリコン膜１６上に多結晶シリコンパターン
１７が形成されているために、上層電極形成前にフッ酸
処理を行なっても窒化シリコン膜１６が保護され、ピン
ホールなどが発生しないためであると考えられる。また
、図示しないが、第２図に示すような窒化シリコン膜１
６形成後に酸化処理を行なったキャパシタやは、第４図
（Ｃ）と比較して、耐圧分布のピークがよりＣモード側
にシフトすることが確認された。

なお、上記実施例では下層電極１３を構成する材料とし
てＭＯＳｉ２を用いたが、この材料は高温耐熱性及び被
酸化性を有するものであればよく、例えば高濃度不純物
添加多結晶シリコン、高融点金属又は高融点金属シリサ
イドを用いることができる。

また、上記実施例ではキャパシタ絶縁膜上の導電性像１
ｔｌｌｌを構成する材料として多結晶シリコンを用いた
が、この材料は耐酸性を有するものであればよく、多結
晶シリコンの他に金属シリサイドなどを用いることがで
きる。なお、例えばｎ型不純物を含む多結晶シリコンを
用いた場合には、これを他の領域において基板へのｎ型
不純物の拡散源として用いることもできる。

〔発明の効果〕

以上詳述した如く本発明によれば、寄生容量が小さい構
造で、薄いキャパシタ絶縁膜を用いることができ、単位
面積当りの容量が大きく、しかも絶縁耐圧が低下せず信
頼性の高いキャパシタを有する半導体装置及びこのよう
な半導体装置を簡便に製造し得る方法を提供できるもの
である。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）は本発明の実施例におけるキャパ
シタを得るための製造工程を示す断面図、第２図は本発
明の他の実施例におけるキャパシタを示す断面図、第３
図は従来のキャパシタを示す断面図、第４図（ａ）はキ
ャパシタ絶縁膜の耐圧モードを示す耐圧分布図、同図（
ｂ）は従来のキャパシタの耐圧分布図、同図（Ｃ）は本
発明の実施例におけるキャパシタの耐圧分布図である。 １１・・・Ｐ型シリコン基板、１２・・・フィールド酸
化膜、１３・・・下層電極、１４・・・ｃｖｏａ化膜、
１５・・・開孔部、１６・・・窒化シリコン躾、１７・
・・多結晶シリコンパターン、１８・・・上層電極、１
９・・・ピンホール、２ｏ・・・熱酸化膜。 出願人代理人　弁理士　鈴江武彦 （ａ）　　　　　　第１図 第２図 第３図

Claims (4)

【特許請求の範囲】
1. （１）半導体基板を被覆する絶縁膜上に順次積層した形
   成された下層電極、キャパシタ絶縁膜及び上層電極から
   なるキャパシタを有する半導体装置において、前記下層
   電極を高温耐熱性及び被酸化性を有する材料で形成する
   とともに、前記キャパシタ絶縁膜と上層電極との間に耐
   酸性を有する導電性保護膜を介在させたことを特徴とす
   る半導体装置。
2. （２）半導体基板を被覆する絶縁膜上に高温耐熱性及び
   被酸化性を有する下層電極材料を堆積した後、パターニ
   ングして下層電極を形成する工程と、該下層電極上にキ
   ャパシタ絶縁膜を形成する工程と、該キャパシタ絶縁膜
   上に耐酸性を有する導電性保護膜を堆積した後、パター
   ニングする工程と、該導電性保護膜パターンの表面を清
   浄化処理する工程と、該導電性保護膜上に上層電極材料
   を堆積した後、パターニングして上層電極を形成する工
   程とを具備したことを特徴とする半導体装置の製造方法
   。
3. （３）キャパシタ絶縁膜を形成した後、導電性保護膜を
   堆積する前に、酸化処理を行ない、前記キャパシタ絶縁
   膜に生じた欠陥の下の下層電極表面に酸化膜を形成する
   ことを特徴とする特許請求の範囲第２項記載の半導体装
   置の製造方法。
4. （４）下層電極材料が高濃度不純物添加多結晶シリコン
   、高融点金属又は高融点金属シリサイド、キャパシタ絶
   縁膜が窒化シリコン膜、導電性保護膜が不純物添加多結
   晶シリコン又は金属シリサイド、上層電極がＡｌ又はＡ
   ｌ合金であることを特徴とする特許請求の範囲第２項又
   は第３項記載の半導体装置の製造方法。